如何利用电容和电感缩小PCB版面

描述

通过电容,电感的匹配缩减一半的PCB版面

介绍了低噪放的设计和原理图版图联合仿真,但是生成的版图比较大,占用了大量空间,接下来会用电容和电感来做匹配网络,缩短微带,节省空间。优化后的版图

通过电容,电感的匹配缩减了一半的版面。原理图版图联合仿真仿真模型如下

pcb

仿真结果如下

pcb

PCB版图生成实际中生产的PCB版图一般使用Altium Designer,PADS,Cadence allegro三种制版软件设计。
接下来将使用Altium Designer生成PCB版图。
原理图如下
按照ADS的电路图布置原理图,同时调整一下位号,元器件数值

pcb

PCB版图如下
2D视图

3D视图

编辑:hfy

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分