信号与时序的变化会导致接收信号与理想信号略有不同,这被称为抖动。抖动不会引起信号幅度的变化。由于抖动引起的变化在于信号相位,宽度和周期。这是一个有害因素,可能导致串行链路的误码率增加。由于设计的简化和高性能的优势,高性能设计中使用了高速串行总线。使用串行数据连接将数据从系统中的一个点传输到另一点。时钟和数据恢复电路用于将系统中的数据从发送方准确地发送到接收方。
在接收侧对数据的准确解释主要取决于具有时钟沿的准确信息。许多因素都会影响时钟(时序信号),其中包括电磁干扰,振动和温度等。由于发送和接收设备可以位于任何地方,因此在不同位置可能存在不同的因素,这些因素会影响时钟信号并引入抖动。如果时钟信号中存在抖动,则错误的接收数据的机会会增加。这可能导致接收到损坏的数据文件,低质量的音频或视频文件或其他数据错误,从而使接收到的信息无用。
每个应用程序都有自己的抖动容限。但是,一纳秒的抖动可能会导致位分辨率降低。理想情况下,模数转换期间两个采样之间的时间应该相同,但是如果存在抖动,则两个采样之间的时间会有所不同。抖动有不同的类型,抖动对信号的影响取决于抖动的类型。
抖动类型
随机抖动是不确定的,并且可以采用任何形式,这就是为什么它也被称为高斯抖动。它可能是由随机源以随机间隔引起的,因此使其具有不可预测的抖动。随机抖动的主要来源是电气组件的热干扰。短暂的干扰和闪烁也会导致随机抖动。
设备抖动的原因
小型,紧凑的设备(所有组件都集成在单个芯片上)的高速性能需求会由于模拟干扰而影响信号完整性。PCB走线,导体,过孔和附近的组件都会影响信号的完整性并产生抖动。在高性能,大规模集成电子产品中,抖动是主要的设计考虑因素之一。抖动主要是由互连产生的。
如何测量和减少抖动
主要测量仪器是示波器,用作测试被检设备的参考设备。周期抖动是通过随机计算一个周期的时钟持续时间(最小为1,000倍)来测量的。之后,使用记录的数据计算峰峰值,平均值和标准偏差。使用相同的过程计算相邻周期的抖动。通过随机计算两个周期的时钟持续时间(最小为1,000倍)来进行测量。唯一的区别是,在周期抖动中,一个周期用于制作1000个样本,而在周期抖动中,两个周期用于制作样本,然后计算两个值之间的差。然后,使用记录的数据计算平均值和标准偏差。
通过使用抗抖动电路可以降低信号中的抖动水平。许多数模转换器(DAC)和模数转换器(ADC)系统使用这些电路进行时钟和数据恢复。他们工作的一般原则是,他们倾向于使输出脉冲接近理想曲线。这些电路只能使抖动因子最小,并且不可能消除它。锁相环就是该电路的一个例子。
抖动的影响
时钟信号在嵌入式系统中很重要。抖动会导致这些信号延迟,从而严重破坏系统性能。需要同步的嵌入式应用程序很敏感,并且高抖动会导致系统故障。
基于传输控制协议(TCP)的应用程序最敏感并且受到严重影响。高抖动可能导致基于TCP的应用程序无法正常工作。这些应用程序仍然可以工作,但抖动会损害性能。
在实时应用中,抖动是不可接受的。例如,视频会议或互联网协议语音(VoIP)中的高抖动将失效,因为无法进行双向通信。100 mS或更高的抖动可能会使这些应用失败。
抖动通常是一个有害因素,会降低系统性能。但是,有一个与此相关的应用程序:自生抖动被馈送到电子设备以分析其性能。该测试可以帮助确定设备或系统在不影响性能的情况下可以承受的最小可容忍抖动。
编辑:hfy
全部0条评论
快来发表一下你的评论吧 !