半导体工艺演进对DRAM、逻辑器件和NAND的影响

近期笔者在清洗业务研讨会上发表了演讲。我不是一名清洗工艺专家，在演讲中介绍更多的是制造工艺的发展趋势及其对清洗的影响。我将在这篇文章中分享并进一步讨论那次演讲的内容，主要围绕DRAM、逻辑器件和NAND这三大尖端产品。

DRAM

在DRAM章节的第一张幻灯片中，我按公司和年份呈现了DRAM工艺节点的变化。美光科技、三星和SK海力士是DRAM市场的主导厂商，所以我以这三家公司为代表展示了其各自的工艺节点。DRAM节点尺寸目前是由器件上最小的半间距来定义的，美光DRAM基于字线，三星和SK海力士则基于主动晶体管。

 

图表下方在一定程度上展示了关键技术的发展情况。左侧展示了具有掩埋字线的鞍形鳍片存取晶体管。具有掩埋字线的鞍形鳍片是目前存取晶体管的标准。在中间和右下角，显示了DRAM电容器向更细节距－高长宽比结构的演变。

影响DRAM工艺缩减的主要问题是电容。为了可靠地存储数据，电容需要大于一定的阈值。要继续制造出占用面积更小的电容，可以把电容做得更高，薄膜更薄，或者增加薄膜的K值。但是问题在于，虽然从机械稳定性的角度还可以可靠地做出更高更薄的电容，但是随着薄膜厚度的降低，漏电会增加，而且随着薄膜K值的增加，带隙减小也会导致漏电问题。当前的标准是使用低漏电的铝基氧化物薄膜和用于高k值的锆基薄膜组成的复合膜，而且目前还不清楚是否还会有更好的替代方案。

 

在第五张和第六张幻灯片中，我介绍了一些主要的DRAM工艺块，并讨论了DRAM工艺对清洗和湿条带的需求。

 

 

我在DRAM章节最后一张幻灯片中展示了三星工艺节点的清洗次数。可以看出，随着工艺尺寸的缩减，DRAM清洗次数也在增加，这主要是因为在沉浸光刻步骤后需要进行更多次背面斜面清洁，而且越来越复杂的多层图案化方案也会造成多次清洗。

审核编辑：符乾江