3D NAND闪存有多远？未来将如何发展？

整个全球存储市场对更高密度的NAND闪存需求不断增长。目前，这一需求已经通过许多发展得到满足，不仅当今的闪存控制器的功能，还有特别是3D NAND架构，这一直是过去十年存储讨论和发展的中心。

随着工业物联网（IIoT），智能工厂，自动驾驶汽车和其他数据密集型应用程序继续受到关注，这些高要求的应用程序对数据存储的规定变得越来越具有挑战性。尽管与传统的HDD相比仍存在价格优势，但3D架构的发展将闪存存储扩展到更广阔的市场，因为它具有更高的可扩展性和可负担性。

3D技术：浮栅与电荷陷阱技术

自从1980年代SLC闪存的2D平面景观问世以来，闪存驱动器一直在使用浮栅技术。3D技术将事物推向了三维，并带来了新的挑战，且回归诸如电荷陷阱之类的编程技术，供应商开始重新考虑企业级固态硬盘。虽然大多数3D制造商现在已转向电荷陷阱技术以实现更好的耐用性和可扩展性，但平面技术主要仍使用浮栅技术来存储数据。

有人认为，基于电荷陷阱技术的NAND闪存不易受到损坏和泄漏的物理影响。这直接影响错误率以及驱动器上剩余的程序/擦除（P/E）周期等方面。但是，尤其是在较高温度下，电荷陷阱还面临着自身在数据保存方面的挑战，在汽车领域中这是相当重要的一个问题，因为质量要求的标准是能禁得起高温。

FIG： 浮栅的简单示意图

无论电荷陷阱技术还是浮栅技术，从任何特定主机系统发送到NAND闪存的数据都需要由闪存控制器进行管理。这就是为什么高度可靠的控制器是高性能系统不可或缺的一部分。3D架构为实现高密度闪存提供途径，但是基于此技术的存储应用现在对更高级别的可靠性和数据保存的需求日益增长，而这只能通过高端控制器才能实现。最终，选择闪存控制器是获得更大耐用性和寿命的关键。

为什么选择3D技术：扩展的经济性

硅制造的经济性基于以下事实：在特定的技术规模下，加工晶圆的成本是固定的。由于较小的流程需要不同的设备，因此加工成本存在差异。但是，每个硅芯片的成本几乎完全取决于其尺寸。最终可以安装在晶圆上的设备越多，每个芯片的成本就越低。存储的经济性主要是关于降低每位成本。对于存储设备，这意味着在特定大小的芯片上存储更多位。

显而易见的解决方案是使存储单元更小。闪存已从120奈米制造发展到如今使用的14或15奈米。这种扩展使容量增加大约100的系数（因此降低了每位成本）。然而，我们的半导体制程就要到达扩展的极限。

另一种方法是在每个存储单元中存储更多数据位。最初的单级单元变为多级单元（MLC），它在每个单元中存储四个不同层级的电荷，相当于两个数据位。从那时起，闪存被设计为在每个单元中存储三位（三级单元，TLC）和四位（四级单元，QLC）。这种方法存在一些问题：需要更精确地控制和测量存储的电荷，这会使读取和写入速度稍慢，并且更容易出错。然而，密度的提高和每位成本的相应减少，使其在一些应用中还是相当合算。

为了满足存储密度增加的需求，闪存制造商现在已经进入了三维领域。在3D架构中，多层存储单元被构建在硅中创设三维结构。这样可以为相同的表面积提供更多的存储空间。通过在硅中垂直构建单元层来制造3D架构。这需要更复杂的制程，但是它可以大大增加存储密度，且避开与较小的特征尺寸有关的问题。

重要的是要认识到，更加复杂的制程被存储密度的增加所抵消。例如，即使该过程使芯片成本增加一倍，将存储密度提高10或100倍，也可以显着降低每位成本。

未来将如何发展

当前的3D架构最多使用176层。尽管目前似乎对层数没有任何严格的物理限制，但要超出此范围，可能需要结合使用不同的开发方法，以将3D模具彼此堆叠。最近的文章讨论了行业领导者计划在晶圆制程中堆叠两个128层以实现256层的方法。

过去十年来3D架构的发展使得大容量闪存驱动器在全球更容易实现。尽管性能，寿命以及让更高密度单元（TLC，QLC）更加可靠的能力，受益于这项技术，但它同时伴随着复杂且昂贵的制程。

结论

尽管这些制程已被存储密度的增加所抵消，但更高密度单元结构的转变，在发展存储系统中所选的NAND闪存的全部潜力，已经使得对于更高质量的闪存控制器的需求更加不可或缺。当考虑整个数据存储领域中截然不同的用例时，这一笼统的声明就显得尤为重要：从移动设备中的消费者级eMMC到服务器场中的高性能SSD，再到工业自动化工厂中的安全驱动PLC。每个用例都有不同的需求，为了更好地了解3D NAND闪存如何有益于存储系统，我们建议可以联系能够详细解释这一点的闪存控制器供应商。

Lena Harman