十亿门级芯片的软硬件协同仿真

 

很多芯片开发者从芯片设计伊始便会一直扪心自问的一个问题是“我的硬件出现错误的可能性有多大？”通常情况下这个问题都无法回答，所以我们能做的只是通过不断的仿真验证让这个可能性无限接近于零。

在很多人眼中，仿真验证如同学生时代考试时，最后阶段对考卷的检查与校对一般。实则不然，作为芯片设计流程中的“责任担当”，EDA 仿真验证是贯穿从芯片立项、架构定义到之后的流片生产等环节，不断重复的关键性步骤。

从仿真验证的角度来看，在芯片制造的整个流程中，验证可以分为前仿真（基于 RTL 代码）和后仿真（基于门级网表）两个部分。由于芯片本身的设计流程所致，越到后面设计的迭代成本越高，出现 Bug 的风险越大。所以，能够在早期的仿真验证流程中发现更多的系统级甚至是用户级的 Debug 至关重要。而 Cadence 的 Palladium Z1 硬件仿真加速平台便是一个能够很好满足这一需求的软硬件协同仿真平台。

接下来，Cadence 资深技术支持经理朱宇立，分享了关于 Palladium Z1 系列的应用经验和仿真技巧。    

 

 

尽可能地让波峰左移，更早地发现 Bug 能够极大缩短芯片的开发周期   作为一个拥有 33 年历史的产品系列，Palladium 系列的前身 Palladium XP 实际上是 Cadence 两条技术路线相互融合之后的产品，它们分别是 Processor—Based 与 FPGA—Based。   作为该系列的最新产品 Palladium Z1 采用了 IT 行业常见的服务器刀片式架构，共有风冷、水冷两种版本可供选择。    

每个 Palladium Z1 机架能够支持 4 百万门到 5.76 亿门的容量，最多可以扩展到 16 个机架、 92 亿门，最多可支持 2304 个用户，充分满足企业级客户的需求。

通过利用本地统一的硬件仿真加速环境， Palladium Z1 进一步优化验证流程、强化验证能力，使得 Cadence 的用户可以在无需再编译的前提下，实现仿真到仿真加速，或者运行时仿真环境的热交换。

  前文中我们也提到了，EDA 仿真验证是一个“重复性必要行为”，其在一个项目的生命周期中将不断迭代。Cadence 将 EDA 芯片仿真软件的发展归为了四大方向，分别是 Build、Allocate、Run 与 Debug，即更快的编译效率、更高效的资源利用、更多的使用模式以及更加高效且快速的 Debug 能力。  

 而 Palladium Z1 系列便是 Cadence 在这四大领域不断追求技术创新所结下的“果实”。Palladium Z1 系列在单核情况下，编译效率可达每小时 1.4 亿门，如果使用多核并行编译技术，编译速度又可以有高达 3X 的提升，这相对于其他竞品有着巨大的优势；Job Reshaping 功能能够保证用户有效地利用 Palladium Z1 每一片资源；Palladium Z1 支持 22 种不同的使用模式，供不同需求的用户使用。   强大的 Debug 能力是 Palladium Z1 系列最为突出的优势。Palladium Z1 在默认模式下支持全波形可见，可全速查看任何设计信号，并且无需重新编译即可调试设计。同时 Dynamic Probe 可以让您在一次仿真中获得更长时间的波形，Infinite Trace 则是可以记录完整的仿真流程，用户可以随时进行重放以调试任何感兴趣的时间窗口。Palladium Z1 在脱机模式下仍可进行并发调试，并将运算资源释放给其他任务，其全新的波形流式传输（Waveform Streaming）支持全速率连续查看少量信号，无需进行重新编译。  Palladium Z1 拥有多种使用模式可供用户选择，今天我们重点为大家介绍的是 In-Circuit Emulation 模式，即 ICE 模式。 

         在 ICE 模式下，Palladium Z1 提供了多个经过测试的真实物理接口，使其可以与外部系统、网络和测试设备快速集成。   同时，该模式还允许设计团队使用实际应用程序来仿真设计，例如启动操作系统、传输文件以及显示图形/视频。当用户将所有的芯片设计都放到 Palladium Z1 上进行仿真，并连接诸如 USB 设备、PCIe 驱动、以太网测试仪等，其运行速度与真实芯片的运行速度存在一个速度差。   为了帮助用户快速将外部设备与内部芯片连接到一起，并尽可能的模拟真实运行情况，Cadence 提供了完善且成熟的 SpeedBridge 方案，很好地解决了这一问题。   同时，在 ICE 模式下，Palladium Z1 软硬件协同仿真的特点能够很好地帮助调试人员快速定位问题所在。   

 

 同时，Palladium Z1 也可以提供全套的 Virtual Emulation 解决方案。Virtual Emulation 模式是一套完全意义上的虚拟环境，这一模式的核心在于 Cadence 提供的 VirtualBridge 功能。VirtualBridge 是一种软件适配器，使用户的应用程序和驱动程序可以建立与 Palladium 的虚拟协议连接。   用户将芯片设计放在 Palladium Z1 中，想要将其中的协议接入到虚拟机，以方便软件工程师在虚拟机上调试驱动以及应用层，VirtualBridge 在其中发挥着重要的串联作用。  

原文标题：【Cadence 技术公开课】验证技术必备：十亿门级芯片的软硬件协同仿真

文章出处：【微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。

责任编辑：haq