GU128×64等离子显示屏接口系统的软件和硬件设计

　　作者：徐立云;李霄峰;邵惠鹤

设计人员进行系统开发时，总是希望为自己设计的产品选择最理想、最优质、最满意的器件，特别是用于显示信息的显示器件，更是倍受重视。因为显示器件是仪器的面容，需要修饰显示观、得体、大方，还需要能够准确、清晰、可靠地传递信息。在要求醒目、清晰、大视角地显示各种图形、文字信息的场合，一般的液晶显示器由于观看的视角较小、亮度有限等，很难令人满意，而且其低压微功耗等优点也无用武之地。等离子显示屏由于具有显示清晰、信号稳定、显示面积较大和接口简单等特点，可以克服上述的不足，非常适用于显示要求较高的场合。

等离子体显示屏是以等离子体显示平板（Plasma Display Panel，简称PDP）为显示器件的大屏幕显示系统，它是以惰性气体在真空中放电而产生紫外线来激发红、绿 、蓝荧光粉，形成彩色显示。它可以将多个 PDP拼装在一起，构成一个多达数平方米的显示屏幕，用来显示各种文字、图像。等离子显示屏在罗外的发展较为迅速，但国内还没有相关的产品和应用报导。本文介绍日本伊世电子株式会社（ISE ELECTRONIC CORP.）推出的GU128×64等离子显示屏的特性和接口电路，并根据应用实例，简 单说明系统的软件和硬件设计要点。

1 GU128×64等离子显示屏

GU128 ×64等离子显示屏由128×64点阵的图形VFD、VFD驱动程序、DC/DC转换器、显示储存器、显示控制器及其相应的控制逻辑回路组成。其输入的是 CMOS电平，有两种工作电压+5V或+12V，其工作温度：-10℃～--+65℃;温度;20%～85%RH。表1为GU128×64等离子显示零的普通规格参数，表2是其接口信号描述。

表1 GU128×64等离子显示屏的普通规格参数

表2 接口信号描述

GU128×64点阵等离子显示屏包括对应四页屏幕的静态存储器、控制RAM读写和VFD的电路，下面是各个接口信号的介绍：

D0～D7：数据输入总线，同时也作为亮度控制的数据输入;

A0～A9：输入地址线;

READY：数据就绪信号，“0”READY使能，“1”READY禁止;

CLEAR：功能之一是通过选择WP0和WP1，清除静态存储页;另一功能是关闭显示械，这一输入较其它的控制输入有优先权;

BRAD：数据输入或亮度控制输入，“0”表示显示屏亮度控制输入，“1”表示数据输入;

WRITE：当WRITE是低电平时，数据输入或亮度控制输入有效;

WP0，WP1：选择所写的静态存储页，（WP0，WP1）=（0，0）：选择第一页

（WP0，WP1）=（0，1）：选择第二页

（WP0，WP1）=（1，0）：选择第三页

（WP0，WP1）=（1，1）：选择第四页

DP0，DP1：选择显示页，（DP0，DP1）=（0，0）：选择第一页

（DP0，DP1）=（0，1）：选择第二页

（DP0，DP1）=（1，0）：选择第三页

（DP0，DP1）=（1，1）：选择第四页

DSPE：显示使能控制输入。当DSPE输入低电平时，关闭显示，所有对存储页的操作都不再起作用;

LAMP TEST：亮度测试输入。低电平时，所有的点阵打开但对存储页不起作用;高电平时，正常显示模式。

亮度控制：当BRAD=0，等离子显示屏的亮度控制通过D0和D1的组合来进行，缺省条件下是100%的正常亮度。

（D，D0）=（0，0）：正常亮度的25%;

（D1，D0）=（0，1）：正常亮度的50%;

（D1，D0）=（1，0）：正常亮度的75%;

（D1，D0）=（1，1）：正常亮度的100%;

GU128×64等离子显示屏的时序如图1所示。

2 GU128×64与单片机的接口设计

GU128 ×64等离子显示零和AT89C51的接口如图2所示。89C51的P1口作为24路开关量信号的输入，系统通过控制P3.3、P3.4、P3.5完成对三个8路信号的切换。74LS373锁存从89C51的P0口传过来的地址信息，GU128×64的数据线D7～D0直接和P0口相接，其它的控制信号线分别与P2口相连接。

3 软件设计

总的来说，对GU128×64进行软件编程比较简单，但图形、曲线显示仍需一定的技巧。系统的软件设计思想是：系统通电复位后，89C51首先对GU128 ×64等离子显示屏进行初始化和清屏工作，接着显示正常工作的文字和图形，然后对P3.3、P3.4、P3.5分别进行循环选通控制，判断24路输入信号是否异常。如异常，则显示相应的故障信息和图形，否则，显示正常的信息。

下面给出的是等离子显示屏的部分显示程序：

******* R0——RAM Ad

dress *******

******* R1——Bytes to Display *******

******* A——Table offset address *******

******* DPTR——Table Base Address *******

……

DISPLAY：

CJNE R1，#00H

，WAY1

LJMP WAY2

WAY1：

JB READY，$ 判断显示屏是否就绪

SETB CPADDR 输出显示屏的RAM地址

MOV BUS，R0 使能74LS373

CLR CPADDR

PUSH ACC 往显示屏输入数据

MOVC A，@A+DPTR 查表得到所要的提示信息

MOV BUS，A

CLR WRITE 显示屏的WRITE信号使能

POP ACC

INC A

SETB WRITE

DEC R0

DJNZ R1，WAY1

Way2：

RET

……

责任编辑：gt