一个工程可以同时使用.edf和IP吗

描述

Q1

一个synplify综合得到的.edf,和vivado生成的RAM IP,(synplify综合的RTL代码里,使用RAM IP的地方注明了blackbox)

希望能用一个vivado工程把它们综合起来,看看能跑多少频率?

可是无论直接综合.edf,还是把IP文件ADD进工程里,都会报以下截图所示的criticalwarning

该如何解决?这种EDIF+IP的工程能否得到timingreport?

RTL

A1

Synplify 生成的EDIF作为顶层文件加入Vivado工程(Post-synthesis Project), 直接link,无需再做综合。 这种方式生成的工程也有时序报告的(report_timing_summary)。

Q2

创建了一个Post-synthesis Project,然后把Synplify 生成的EDIF作为顶层文件加入,然后加入IP,可是所有的IP都带锁,看IP Status是project restricted。

RTL

UG896有一条note说“请确保在读入 IP 时,从原先生成 IP 的输出文件的位置读取 XCI 文件,或者也可以读入 XCI 文件,然后使用synth_ip 命令生成 IP。因为这个IP是别的用户生成的,我没有修改权限,所以我把他的整个IP的工程拷到我的用户下,再从中读取XCI文件的,结果还是restrict。我又尝试了重新综合IP,但是试了synth_ip和create_ip_run命令都失败了

RTL

A2

你看到的Note是针对RTL project的(顶层是RTL 文件),但是你现在的工程是Post-Synthesis 工程,在这种工程里,IP不能以XCI的形式读入, 需要的IPOOC run 产生的DCP文件。请重新为这些IP生成一个RTL project,导入XCI后再跑IP各自的OOC run

编辑:jq

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分