近日,长江存储工艺研发团队在第五届IEEE EDTM上发表存储芯片制造工艺改进方面的最新成果,通过探明磷掺杂工艺缺陷的形成机理,提出并验证了两种表面处理解决方案,解决了工艺制造中存在的问题,提高了器件制造的可靠性,为提升产品品质夯实了技术研发基础。
研究背景
在3D NAND闪存中,氧化物-多晶硅-氧化物堆叠结构是存储单元阵列底层共同源,为获得更好的电性能和更低界面粗糙度,LPCVD高浓度原位掺磷非晶硅是首选工艺。但当磷的掺杂浓度超过硅的固溶度极限,会导致大部分磷处于不稳定状态并形成表面沉积。另外,在氧化层生长工艺中,TEOS(正硅酸乙酯:Si(OC2H5)4)热分解是最简单和成本最低的方法,但在氧化层表面会有一些未完全反应的含氧基团。在薄膜沉积过程中,表面的磷和含氧基团会导致氧化物异常生长局部,从而形成球状凸点缺陷(bump defects),影响后续工艺,甚至影响器件功能。
长江存储-中科院微电子所产研联合团队为改善这类工艺缺陷,详细研究了多晶硅上下界面缺陷的形成机理,并采用湿法清洗,使两界面处的凸点缺陷数量明显减少,大大提高了成品率。
相关成果以“Optimization of Bump Defect at High-concentration In-situ Phosphorus Doped Polysilicon/TEOS Oxide Interface for 3D NAND Flash Memory Application”发表于第五届IEEE电子器件技术与制造会议(IEEE Electron Devices Technology and Manufacturing Conference),赵冬雪为第一作者,夏志良与霍宗亮为共同通讯作者。
研究内容
团队通过研究上下氧化层界面产生凸点缺陷的形成机理,发现这是磷与界面上含氧基团相互作用的结果。团队采取了两种湿法工艺去除磷和含氧基团:方法1适用于TEOS氧化层的表面处理,处理液由S1与S2组成,S1是一种富羟基溶液,可在不损伤氧化层的同时去除氧化基团;S2是一种碱性溶液,可确保硅晶圆表面的亲水性以免在后续流程中形成水印缺陷;方法2适用于非晶硅的表面处理,处理化学剂由S3与S4组成,S3溶液用于去除硅表面P205杂质;S4是一种氧化性气体,通过再次氧化形成一层致密薄膜防止形成磷沉积。
结果表明,这两种方法都可以解决重掺磷多晶硅与正硅酸酯氧化物界面的缺陷,经处理后缺陷数量明显减少。
前景展望
团队通过对于闪存芯片制造工艺缺陷的深入研究,探明了缺陷形成机理,提出了工艺解决方案,并在验证中取得了良好的改进效果,解决了工艺制造中存在的问题,提高了器件制造的可靠性,将会成为长江存储提升产品品质的又一助推剂。长江存储在存储芯片的技术突破既是研发和工艺端数千人汗水的凝聚,也是产业链上下游通力协作的成果,祝愿集成电路学界和产业界的合作能够实现更多产品的落地,助力中国芯冉冉升起。
团队介绍
霍宗亮,长江存储联席首席技术官,微电子所纳米加工与新器件集成技术研究室研究员、博士生导师,现研究方向为新型半导体存储技术方。2003年博士毕业于北京大学微电子学专业,后曾任职于三星半导体研发中心。
夏志良,长江存储技术中心工艺整合研发处负责人,微电子所博士生导师、正高级工程师。2007年博士毕业于北京大学,后曾任三星半导体研究所首席工程师,研究方向为存储器工艺与器件技术。
中国科学院微电子研究所,前身为原中国科学院109厂,成立于1958年,1986与中科院半导体体、计算技术所与大规模集成电路部分合并,2003年9月正式更名为中国科学院微电子研究所。微电子所是国内微电子领域学科方向布局最完整的综合研究与开发机构,是国家科技重大专项集成电路装备及工艺前瞻性研发牵头组织单位,是中国科学院大学微电子学院的依托单位,是中国科学院集成电路创新研究院的筹建依托单位。
现拥有2个基础研究类中国科学院重点实验室、4个行业服务类研发中心、5个行业应用类研发中心、4个核心产品类研发中心。
长江存储科技有限责任公司成立于2016年7月,是一家专注于3D NAND闪存设计制造一体化的IDM集成电路企业。在国家科技重大专项02专项的支持下,长江存储与微电子所长期产研合作,自主研发了独具创新的Xtacking技术,成功解决了存储阵列与读写电路的分离加工和整合集成的技术难题,并在产品端获得了丰硕的突破性成果:
● 2017年底,长存推出首款自主设计的32层3D NAND闪存芯片;
● 2019年9月,搭载Xtacking自主架构的64层TLC 3D NAND闪存芯片正式量产;
● 2020年4月,128层TLC/QLC两款产品研发成功,其中X2-6070型号作为业界首款128层QLC闪存,拥有业界最高的I/O速度,最高的存储密度和最高的单颗容量。
责任编辑:haq
全部0条评论
快来发表一下你的评论吧 !