PXI总线的遥测信号测试平台的设计

PXI总线的遥测信号测试平台的设计

　　在航天测试中，遥测系统是不可缺少的重要组成部分。它的主要作用是测量导弹、卫星、航天器及武器系统内/外部的环境参数，获取地面试验和飞行试验数据，为故障分析、指挥决策、安全控制和完善设计提供可靠信息和依据。测量综合控制器是遥测系统的核心，主要包括3部分：接收弹上CAN数据模块、测量记录各种传感器数据模块和形成PCM码流模块。测量综合控制器的可靠性是影响遥测结果的核心因素，其精度关系到导弹研制和实验过程中的实验数据可信度，其性能关系到实验的成败。在导弹的研制过程中，要历经多次试验，试验耗资巨大，所以要求测量综合控制器具有高精度、高可靠性。如何准确、客观、高效地*价测量综合控制器的性能，是测量综合控制器生产中的重要环节。测量综合控制器测试系统是集信号自动发生、自动检测、自动计量和数据分析于一体的大型应用系统，是专门针对测量综合控制器检测的测试系统。

　　本测试平台是测试系统中的一个分系统，主要研究如何通过PXI总线实现多种传感器信号的模拟和PCM码流的持续无丢帧存储技术。

　　1 系统设计

　　如图1所示，系统通过PXI总线与上位机进行通信，本地总线与PXI总线通过PCI接口电路连接。系统有2种工作模式：自检模式和正常工作模式。在自检模式下，系统通过硬件连接把SAR和GNSS信号接收回来，且内部模拟一个测量综合控制器上的PCM码源，再将回读后的数据在上位机上显示。

　　2 PXI总线及接口电路的实现

　　PXI是PCI在仪器领域的扩展，它将Compact-PCI规范定义的PCI总线技术发展成适用于试验、测量与数据采集场合的机械、电气和软件的规范，从而形成新的仪器体系结构。PXI将PC的高性价比优势和PCI总线向仪器领域扩展的需求完美结合起来，它通过增加用于多板同步的触发总线和参考时钟、用于精确定时的星型触发总线以及用于相邻模块间高速通信的局部总线来满足用户的测试要求[1]。

　　2.1 PXI总线的读写

　　在一个PXI总线的应用系统中，如果某设备取得了总线控制权，就称其为“主设备”；而被主设备选中进行通信的设备称为“从设备”或“目标设备”。PXI总线有2种操作模式[2]：

　　(1)正常模式：地址和数据交替使用AD总线。首先发送的是地址信号，接着就是数据的读写。正常模式1次传输过程需要2~3个时钟周期(地址周期+写周期；地址周期+读周期+读周期)。对1个32位宽的数据总线，最大写数据传输速度只有66 MB/s，而最大的读数据传输速度只有44 MB/s。

　　(2)突发模式：在这种模式下，主设备首先发出1个起始地址，接着是一系列隐含着地址(地址顺序增量)的数据信号。这样传输的如果是具有连续地址的内存块，对1个32位宽的数据总线，数据传输速度最高可达到133 MB/s(32位)或是266 MB/s(64位)。

　　本系统采用的是突发读写模式，图2为32位PXI总线在突发模式下的时序图。

　　在时序图的第1个时钟周期中，主控设备把地址放到AD总线上，把对目标设备的命令放到C/BE#(命令1字节选通)引脚上。C/BE#引脚上的状态标识了PXI不同种类的命令，PXI总线的操作主要体现在PXI总线命令上。总线命令出现在PXI地址期的C/BE[3::0]线上，总线命令的作用是用来规定主、从设备之间的传输类型。由图2可见，第1个数据传输需3个时钟周期，其后每个时钟完成相应的1个数据传输。

　　2.2 PXI总线接口实现

　　接口电路的功能是实现本地总线信号和PXI(PCI)总线信号之间的转换，所以接口电路的基本功能是完成读写操作控制逻辑的转换。目前PXI总线的接口方案主要有2种：使用可编程逻辑器件和使用专用总线接口器件。

　　(1)可编程逻辑器件实现：对于设计者来说，并不需要实现规范中的所有功能，而采用可编程逻辑器件就可以灵活地选择自己所需的功能。PXI总线对负载和传输数据的时间要求都比较苛刻，同时还需要器件内部实现配置各类寄存器，而且要实现比较复杂的应用，需要开发者对协议有深刻的了解。因此，用可编程逻辑器件方案难度较大，开发时间长，不适合小批量生产。

　　(2)专用PCI接口芯片+FPGA实现：专用PCI接口芯片的缺点是灵活性比较差，但其支持PCI协议，可以减少开发时间，提高效率。FPGA用来实现PXI总线所要完成的触发总线、局部总线等功能。本设计采用的就是接口芯片的方案。

　　PXI接口电路利用PCI9054芯片构造PCI接口。PCI9054由PCI总线接口逻辑、本地总线接口逻辑、内部逻辑和EEPROM接口逻辑组成。本地接口逻辑由可编程逻辑器件实现，包括地址/数据信号、I/O读写信号、存储器读写控制信号以及等待周期产生逻辑和总线控制逻辑等[3]。串行EEPROM采用93CS56芯片，在EEPROM中，按顺序存储接口卡最重要的配置信息。将板卡连接到PXI插槽后，在系统上电时，PCI9054首先检查到EEPROM，然后按照EEPROM中的值配置其内部寄存器。图3是PCI9054寄存器的配置信息。

　　PCI9054有3种工作模式：M、C、J。M模式适用于与Motorola的RISC处理器(MPC850和MPC860)无缝连接使用，所以在使用其他种类的处理器时，就要使用C或者J模式。在本项目中采用局部数据总线16位、地址数据不复用的方式，所以选择C工作模式。PCI9054的C模式又支持3种数据直接传输方式：直接主模式、直接从模式、DMA方式。因为系统主要利用PXI总线向计算机传送数据和读取计算机配置命令，且计算机是PXI总线上的主设备，所以PC19054采用直接从模式的方式。

　　3  功能电路的设计

　　3.1 信号源的设计

　　3.1.1 GNSS信号源的设计

　　测量综合控制器测试台中，GNSS信号源模拟GNSS接收机。信号源的准确性有利于测量综合控制器性能的测量。测量综合控制器GNSS模块在每帧的开始利用帧同步脉冲向GNSS接收机发出取数请求信号，GNSS接收机接到请求后，在8 ms内向遥测设备传送完1 000 bit(125 B，先传高位)的测量参数后，遥测设备必须在下一个取数信号到来之前将数据传输完。其接口电路如图4所示。

　　3.1.2 SAR信号源的设计

　　测量综合控制器测试台中SAR信号源模拟的是SAR压缩器，采用标准RS-422-A接口形式传输压缩后的图像数据(每字节8位的串行数据)。测量综合控制器每隔25 ms向测试系统发送取数请求信号，在取数请求由高变为低延迟一段时间后，测量综合控制器同时向测试台发送移位脉冲，测试台根据取数请求信号以及移位脉冲信号，向测量综合控制器发送相应的数据信息，其接口电路如图5所示。

　　3.2 PCM码设计

　　系统采用的是一种典型的96×64的含有主、副帧结构的PCM码流。测量综合控制器发出的PCM码数据信号是由CAN总线发送的数据，对64路模拟信号实时采集的数据，由GNSS与星SAR信号组成。系统中的PCM码流采用的是运算放大器输方式(±2.5 V方式)[4-5]。

　　3.2.1 PCM解码

　　如图6所示，系统首先通过AD8138将PCM数据转换成幅值为0~5 V的电平(AD8138还有反相的功能)。为了将差分信号转换为FPGA能够处理的TTL电平，并且保证信号被有效隔离和再次反相，采用光电耦合器来接收差分信号。DC-DC实现了电源隔离，这样系统能够有效地实现与测量综合控制器的隔离，从而消除传输干扰带来的误差。

　　虽然对信号进行了隔离，PCM输入信号仍不可避免地存在各种干扰，这将影响码同步脉冲和PCM数据的提取，因此，在FPGA内PCM信号的输入端接入1个滤波模块。模块使用的是高精度时钟，频率是PCM码率的20倍(39.321 6 MHz)。PCM码(PCM-IN)在产生跳变后必须保持至少5个clk，才能被滤波模块输出(PCM-OUT)，否则被认为是干扰信号，将被滤除。

　　因为±2.5 V方式只包含数据流，因此实时同步时钟的产生是解码的关键，也是串行传输要解决的主要问题。PCM同步传输是以固定的节拍发送数据信号的，而且信号以恒定的速率(系统采用的是1.966 08 MHz)传送数据，因此在数据流中各码元之间的相对位置是固定的。FPGA为了从转换后的TTL电平串行数据中正确区分出信号码元，必须先建立起准确的时钟信号，即同步时钟。从而使得发送方和接收方同步工作，即位同步。本设计中码同步信号通过对clk的20分频和对滤波后的PCM码的提取得到。在副帧同步的逻辑设计中，采用了容错设计方法，即每1个副帧都判断副帧或帧同步标志。具体方法是：先找到1个EB 90或14 6F，然后每隔96个字节再判断1次移位的数据是不是EB 90或14 6F，若不是，则重新查找；若是，则认为它们是副帧或帧同步标志，每1个副帧都进行判断。这样查找的好处是：即使第1次误判，也不会影响后续的判断正确性；即使PCM码发送中断后再重发，或由于干扰发送错误，也不会影响后续的正确解调。这种循环判断副帧或帧同步标志的方法，增强了PCM码解调过程的容错、纠错能力。PCM解码程序框图如图7所示。

　　3.2.2 PCM编码

　　如图8所示为PCM编码电路，REF03通过调理电路输出2.5 V和-2.5 V电压。MAX4649是一个单刀双掷开关，FPGA控制PCMCLK信号来决定输出的PCM码流。

　　本设计实现了信号源和PCM无丢帧编码、解码的设计，并通过PXI总线与上位机进行通信。此方案已经成功应用于某型号飞行器的地面测试台中，经过测试和调试，系统工作稳定，无丢帧现象，达到了设计要求。