理想开关自身会带来挑战

　　随着我们的产品接近边沿速率超快的理想半导体开关，电压过冲和振铃开始成为问题。适用于SiC FET的简单RC缓冲电路可以解决这些问题，并带来更高的效率增益。

　　若要问功率转换器设计师，他们想要怎样的半导体开关，那回答可能是：“有低导通电阻、高关闭电阻，且两种状态间的转换尽可能快。”当然，这一想法的核心，简单来说，就是功率耗损低。SiC FET接近这种理想开关，750V级该器件的导通电阻现在还不到6毫欧，边沿速率以纳秒计，数千瓦的转换器和逆变器的效率值有望达到99.5%以上。

　　若是稍加考虑，设计师还会加上几个“顺便”要求，如栅极驱动简单、额定电压高、第三象限高效运行、雪崩能量高、短路额定值高、热阻低、系统成本低等若干项。幸运的是，SiC FET也兼具这些优势，其性能表征十分出众。

　　因此，设计师感到满意，直至他们在最大边沿速率下将SiC FET松散地插在电路试验板上，这时会立即冒出一股烟，可此时“供电电压远不到最大值，负载也轻！”但是配线电感和连接电感又是多少呢？在惊人的3000A/µs电流边沿速率下，电感仅100nH，根据人们熟知的等式V = -L.di/dt，产生的电压峰值为300V，从而增加开关应力，引起持续数微秒的高频振铃，从而摧毁了局部无线电接收，只一小会儿，SiC FET就毁坏了。

　　现在，我们认识到，除非我们向着零连接电感努力，或者苛刻地规定开关额定电压并实现极大的电磁干扰滤波，否则就需要控制边沿速率并抑制振铃。一直以来，限制电压峰值的传统方法是添加串联栅极电阻RG（OFF），但是这会带来问题，造成波形延迟，进而限制占空比和高频运行，而高频运行是宽带隙开关值得称道的优势之一。栅极电阻还会显著增加开关损耗，而对振铃毫无效果。

　　一个更好的解决方案是使用简单的RC缓冲电路。面对IGBT通常需要的大型热电阻电容网络，您可能会犹豫，但是对于SiC FET，情况则有所不同。它主要用于抑制连接电感和器件电容之间的谐振，在采用SiC FET时，谐振极低。这意味着通常只需要大约200pF（2倍或3倍Coss（er））电容与数欧的串联电阻就可以进行抑制。缓冲电路电阻会损耗一定功率，但是该电路网的作用是在软硬开关应用中减少关闭电压和电流之间的交叠，以便在此转换中切实减少损耗。

　　缓冲电路会在打开时产生一定损耗，因此，要了解整体情况，应该考虑总损耗E（ON） + E（OFF）。下图显示的是40毫欧下的E（TOTAL）。蓝线表示的是无缓冲电路，RG（ON）和RG（OFF）均为5欧的情况。黄线表示的是RG（ON）为5欧，RG（OFF）为零欧，并使用200pF/10欧缓冲电路的情况。在40A时使用缓冲电路明显只有好处，当在40kHz下运行时损耗会减少约10.9W。在负载轻的时候，情况反过来了，但是在这些级别下，损耗不大。

　　

　　缓冲电路是一个很好的解决方案，但它会不会成为一项不可忽视的开支？如果在典型的应用中评估缓冲电路电阻耗费的能量，则每个循环可能约为120µJ，相当于在40kHz下耗费超过5W的能量。然而，测试表明，这些能量中大部分是在打开时通过线性区过渡期间在SiC FET沟道中损耗的，而不是在缓冲电路电阻上损耗的。因而在缓冲电路中使用1W电阻通常就足够了，在这个功率级别，表面安装类型就足以轻松应对了。电容器的体积不会大。

　　现在，设计师可以满意地表示，他们解决了通向完美开关的又一个难题。这个器件可以轻松便宜地运用，以降低过冲和振铃，而又不影响其他优势。