M1 Ultra双芯片如何拼接？“胶水”技术揭秘

在前几日刚结束的苹果春季发布会中，苹果发布了其Apple Silicon阵营下迄今为止性能最强大的一款芯片，M1 Ultra。这颗芯片上，苹果用到了神奇的“胶水”技术，将两颗M1 Max芯片拼在一起，组成了其有史以来规模最大的芯片，单个芯片内含1140亿个晶体管。
 
又是5nm，还是M1
 
由于芯片的逻辑架构其实并没有改变，仍是基于A14的架构，所以这颗怪兽芯片依然以M1作为前缀，且依然基于台积电的5nm工艺制造。在CPU和GPU上，M1 Ultra凭借20核CPU和64核GPU，基本实现了刚好两倍的性能。而M1 Ultra的统一内存规模也随之翻了两倍，将内存带宽提升至了800GB/s。
 
为何苹果会选择继续使用5nm，而不等着用台积电的3nm呢？一个说法自然是满天飞的“台积电3nm延期”传闻。据传3nm虽然可以做到今年下半年量产，但良率爬坡上遇到了较大阻力。
 
即便这个传闻并不真实，苹果也不会选择在电脑芯片上首发3nm，就好比同在2020年面世的A14和M1芯片一样，后者晚了一个月发售。这是苹果首先保证iPhone产量的考量，在iPhone14面世之前，我们应该是见不到M2芯片了。届时苹果在M2上用的是A15的架构，还是A16的架构，那就不好说了，如果是前者的话，那苹果说不定还得占着一部分5nm产能。
 
台积电支持下的“胶水”技术
 
通俗说法的“胶水”技术也就是我们常说的MCM（多芯片模块）封装技术，这样的结构实现形式有多种，从M1 Ultra的芯片图来看，无疑用到的就是台积电的CoWoS-S 2.5D封装技术，利用硅中介层完成两个芯片互联。而且从其统一内存的排布来看，台积电的CoWoS-S已经可以完美集成8个HBM了，这个速度确实要超过英特尔和三星。

M1 Ultra芯片图 / 苹果

 
这一2.5D封装技术用于不少网络IC以及大型AI芯片中，为了就是实现更大的芯片规模，进一步提高带宽等性能。据了解，M1 Ultra在CoWoS-S封装上用到的ABF基板，依然与M1一样，来自欣兴电子。
 
苹果的“胶水”技术能一直延续下去吗？
 
在苹果发布Mac Studio并公布具体参数后，不少用户发现了一个有趣的细节，那就是M1 Max版本的Mac Studio重达2.7千克，而搭载M1 Ultra的Mac Studio重达3.6千克。这难道是因为M1 Ultra的电源功率更高吗，并非如此，两者充电器通用且用到的都是同样的370W电源。那么这多出来的重量，究竟是什么加上去的呢？

Mac Studio的尺寸与重量 / 苹果

 
答案就是散热，在苹果的官方回复中，苹果指出多出的重量是因为M1 Ultra配备了一个更大的铜散热模组，而M1 Max用的是铝散热器。本在同样的体积下，铜就比铝要重三倍以上，但铜的导热性能要优于铝，这也就是为何不少电子产品中都选择使用铜管或铜片散热的原因
 
众所周知，苹果的Macbook Pro产品系列用的一向是风扇+“梦幻单热管”，如此一来散热常常被人所诟病，尤其是在以前英特尔芯片的机型上，也就是到了近两年换为ARM架构的芯片后才解决了散热差的遗留问题。
 
因此即便苹果可以继续通过“胶水”技术，通过扩大芯片规模来稳步提升性能，这也不是一个可延续的方式。Mac Studio这种已经在往ITX靠的机器设备还好，而对Macbook Pro这样的便携笔记本设备来说，多出来的近1千克重量感知太强了。此外，苹果显然不会在笔记本的散热结构上做出大改，否则不仅是散热模组，连机身模具也得重新设计。
 
苹果从来都是一套方案用几年，而刚改过外形的Macbook Pro自然不可能一年内再换一套设计。这也就是为何苹果为M1 Max预留了互联部分，却没有在Macbook Pro中用到M1 Ultra的原因。不得不令人感叹，苹果在精打细算上确实在行。
 
Apple Silicon的下一步是什么？
 
其实M1 Ultra用到的“胶水”技术既不是苹果的杀手锏，也远非台积电的全部实力。MCM的实现可以通过2D封装技术和2.5D封装技术，也可以通过更先进的3D封装技术完成，而这两家在设计和制造3D封装的芯片早有积累。

 

 

重构3DIC架构 / 苹果

 
在苹果去年4月公布的一份专利中，苹果就提到了一种重构3DIC架构，让每个封装层上的单个和多颗裸片既可以作为功能芯片，也可以作为相邻封装层上多个裸片之间的通信桥梁。从上面这张专利示意图中可以看出，这是一种高度集成的封装方式。而具体如何实现这种芯片的制造，还得看台积电。
 
台积电的3DFabric可以说是目前业内最先进的3D封装技术之一，充分结合了他们的InFO和CoWoS 2.5D封装技术（后端3D技术），以及SoIC芯片3D堆叠方案（前端3D技术）。在SoIC芯片3D堆叠方案中，又分为CoW（Chip On Wafer）和WoW（Wafer On Wafer），后者属于直接晶圆堆叠，也是上述苹果专利中选择的堆叠方案。
 
SoIC-WoW方案 / 台积电
 
根据台积电的说法，WoW可以做到更小的间距和硅通孔，从而将寄生效应最小化，做到更好的性能、更低的功耗和延迟以及最小的占用面积。而Graphcore前不久发布的IPU也是首个使用台积电WoW方案的处理器，用的也是台积电的7nm工艺。至于为什么用7nm，除了成本和性能的考量外，还涉及到WoW的两个缺点，一是裸片横向拼接的大小必须一致，这样才能完美堆叠；二是堆叠的裸片必须都是合格裸片（KGD），所以比较适合成熟工艺节点，这样良率才能有保障。
 
这对于苹果也是一样，从成本和芯片PPA的双向角度来考虑的话，2.5D封装已经可以满足苹果的设计目标了，WoW这样的技术肯定要等成熟之后才会使用。在M1系列续航无人可及，而性能又名列前茅的现状下，苹果倒也没必要暴露全部家底。不过让人好奇的是，苹果在手机芯片上已经做到了领先，M1 Ultra虽然性能出众，还不至于在桌面处理器中傲视群雄。但若是在下一代Mac Pro上，苹果会不会再将规模翻上一番呢？