赛灵思推出28Gbps串行收发器的Virtex-7 HT F

PLD开发板

1人已加入

描述

  28nm FPGA实现的28Gbps串行收发器(Serdes)竞争格局今天出现了戏剧性的变化,一直落在后头的赛灵思公司(Xilinx)突然高调宣布推出具有16个28Gbps串行收发器的Virtex-7 HT FPGA,并宣称无论在28Gbps Serdes数量、带宽、逻辑门数和存储器容量指标上都已大幅领先其主要竞争对手。

  Xilinx公司Serial IO高级产品市场经理Panch Chandrasekaran说:“尽管我们的主要竞争对手在新闻稿中对外宣称其28nm FPGA实现了66个28Gbps收发器,但实际上他们至今给客户演示的28nm FPGA只有4个28Gbps收发器(实际性能只有25Gbps)。Virtex-7 HT系列FPGA的性能更胜一筹,28Gbps收发器数量是他们的4倍、实现总带宽是他们的2.8倍、逻辑门数是他们的1.4倍、存储器容量是他们的1.3倍。”

  全球著名的信号完整性专家Howard Johnson博士在赛灵思官网上发布的一段视频中对Virtex-7 HT FPGA的28Gbps串行接收器进行了演示,该演示采用实际的PRBS31模式,并获得了非常完美的眼图,显示其传输信号的质量非常好,几乎没有什么抖动。而其竞争对手在其网站上公布的25Gbps串行收发器性能演示眼图,开眼率不到Xilinx的1/2,而且信号质量不好,抖动较厉害。

  


  Virtex-7 HT系列FPGA具有16个28Gbps收发器和72个13Gbps收发器,主要针对下一代100-400Gbps高带宽网络应用。该系列FPGA使得通信设备商可以开发更高集成度和带宽效率的系统,以满足全球有线基础设施和数据中心对带宽的爆炸性需求。该系列FPGA器件集成了业内最高速度和最低的收发器时钟抖动性能(满足CEI-28G标准),同时还支持最严苛的光学及背板协议(如SFP+和CFP)。

  Linley Group高级分析师Joseph Byrne表示:“全球通信行业对IP流量的期望值正在从目前约15EB/月上升至64EB/月,这大大刺激了行业对SoC解决方案提出了更高的带宽需求。Virtex-7 HT能够推动光纤以及其它现有基础设施部署,具有更卓越的信号完整性和低功耗的高速信号。随着通信行业对更大容量的需求,交换机和路由器接口速度正在从10Gbps向100Gbps发展,随之而来的则是对芯片到光纤、芯片到背板及芯片到芯片接口速度日趋高昂的需求。基于上述原因,赛灵思在研发具有28Gbps收发器的Virtex-7 HT FPGA时,一直致力于功耗平衡、性能、以及光纤抖动约束和集成等重要性能。”

  根据富士通的研究报告,在同等功耗条件下,通信系统带宽需求基本上是每三年容量扩大2倍。例如,2008年时,一个交换机机柜提供480Gbps带宽,它里面插了48个SFP+端口刀片服务器,每个刀片服务器采用1个10GbE输出,此时每个刀片间隔15mm,总功耗为48W。这样一个交换机柜需要48根光纤连接,而且由于间隔很窄,因此风冷效果不是很好,可靠性受到不利影响。

  为了加大散热间隔和减少光纤数(降低成本),目前在同样尺寸机柜里采用4个CFP端口刀片服务器,每个刀片服务器提供100GbE输出,每个CFP采用10个10GbE输入,这样既可以将总系统带宽提供到400Gbps,而且可以将间隔减到84mm,唯一的缺点是功耗会提升到60W。

  由于到2011年,每个交换机柜的总带宽需要提升到800Gbps,目前业内考虑用8个CFP2端口刀片服务器来代替4个CFP刀片,这样可在维持功耗不变情况下将带宽提升到800Gbps,而且间隔还可维持在较宽的42mm,唯一不足是光纤数需要略微提高到8根。

  不过,每个CFP2端口要求的输入是4×25Gbps,因此只能采用28nm FPGA方式来实现,因为目前只有28nm FPGA能提供28Gbps收发器。博通目前最大的PHY是4端口的10GbE PHY。

  由于到2014年总带宽将提升到1.9Tbps,每个CFP2端口线路卡需要提供400Gbps带宽。开发400Gbps线路卡的客户希望部署能够在输入端支持16×28Gbps带宽的单芯片解决方案,以便连接四个400Gbps CFP2光纤模块,从而实现最佳的系统功耗密度。

  这些系统还需要能够在48和72个10.3125Gbps 收发器之间以200Gbps或400Gbps 速率连接多个NPU或ASIC的接口。除了给Virtex-7 HT FPGA提供16×28Gbps的带宽,赛灵思还为器件提供4或8个28Gbps收发器,以支持100Gbps和200Gbps应用。

  Panch表示:“每隔三年实现总带宽的翻番,目前看来只能利用FPGA 28Gbps收发器来实现,专门为此开一个ASSP芯片既划不来也来不及。”

  他说,目前只有FPGA能够提供400G单芯片实现方案,客户可以率先用FPGA向市场推出400GbE接口方案,而且无需外部PHY。

  内置4-16个符合OIF CEI-28G 标准(光互联论坛的28Gbps通用电气输入输出规范)的28Gbps收发器,Virtex-7 HT FPGA致力于为用于下一代100-400Gbs 系统线路卡的CFP2 和QSFP2光纤模块提供接入互联。Virtex-7 HT FPGA还拥有多达72个13.1Gbps收发器,能够提供高达2.8Tbps的全双工吞吐量。

  Finisar公司高速光纤模块市场营销总监 Christian Urricariet 表示:“为了满足日益增长的带宽需求,我们预计通信设备厂商将采用新的CFP2型光纤模块来设计新一代 100和400Gbps 系统。这将最大限度地提高面板的带宽密度,同时优化现有产品的功耗预算。我们与赛灵思的合作成果表明,其低抖动单片解决方案能够在FPGA和CFP2模块之间建立直接的28Gbps连接,从而简化更高端口密度的部署流程。”

  Virtex-7 HT FPGA的功能组合支持广泛的应用,例如:从包含290,000个逻辑单元的低成本100G“智能变速箱”芯片到包含870,000个逻辑单元的全球首款400Gbps FPGA,其中支持100Gbps、2×100Gbps或400Gbps接口、高效连接、基于3Gbps或 6Gbps的传统系统端接口和10Gbps ASIC及ASSP芯片等应用。

  这意味着Virtex-7 HT FPGA可用于多种应用,例如:支持 OTU-4(光传输单元)转发器、复用转发器或SAR(业务汇聚路由器)的100Gbps线路卡、面向高速数据处理的低成本 120Gbps包处理线路卡、多100G以太网端口桥、400Gbps以太网线路卡、符合19.6Gbps CPRI(通用公共无线电接口)基站和远程无线电前端、以及100Gbps和400Gpbs 测试设备。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分