FPGA系统中的电源纹波调试方案

描述

  在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,发现其中有一块板相对其它的板功耗总偏大,进而对其进行调试分析。

  在该系统中,输入电压为DC12V,输出电压有:5V、3.3V、2.5V和1.2V,综合考虑电源纹波和转换效率,在该系统中采用了DC-DC和LDO,基本框图如下所示:

 

FPGA

 

  该DC-DC为双路输出(5V和3.3V)。这里,功率电感的大小选择为10uH。以下是对各输出电压所进行的纹波测试,波形如下:

 

FPGA

   

FPGA

 

  由以上可以看出,各电压的纹波相当大,再次测试5V一侧的斩波波形,如下图。

 

FPGA

 

  图5、5V一侧斩波波形

  从图中可以看出,该斩波波形是较差的。在FPGA系统中则会表现为:整个系统电流偏大,进而影响功耗偏大。

  因此,这里重点考虑DC-DC外围元件的参数选择不合理。首先从功率电感入手,将其由10uH加大到15uH,再次进行测试。更换功率电感后的斩波波形如下,得到了较大改善。

 

FPGA

 

  图6、更换L后5V一侧斩波波形

  再次测量各电压纹波如下:

 

FPGA

 

  图8、更换L后3.3V电压纹波

 

FPGA

 

  图10、更换L后1.2V电压纹波

  更换L前各电压的纹波分别为:126mV,65.6mV,49.6mV,39.2mV;

  更换L后各电压的纹波又分别为:32mV,16.8mV,5.6mV,4.8mV。

  从以上可以看出,各电压纹波对得到了较大的改善。继续对电路进行改进,加大去耦电容,经测试,纹波再一次得到了减小,不过作用并不是太明显。

  分析:若DC-DC的纹波较大,则会直接影响其转换效率,进而造成一些不必要的能量浪费,使整个系统的功耗偏大。

  纹波偏大的影响:

  纹波过大会引起系统工作不稳定,发热量偏高等。长期的工作不稳定还可能造成芯片功能下降或损坏

  总 结:功率电感对于DC-DC的影响是极大的,在实际的DC-DC电源调试过程中,如果发现输出纹波较大,可以先测试一下其斩波波形,并首先尝试改变一下功 率电感的参数(应尽量满足芯片手册给出的要求),增大电源滤波电容等;纹波大还有可能是PCB走线不合理造成,所以在PCB的设计过程中也要引起重视(一 般在芯片手册中都有Layout指导,可参考)。

  一般来说,Buck型DC-DC的输出纹波应该控制在20-30mV以下,而LDO的纹 波则应该控制在10mV以下。如果纹波是50Hz或者100Hz有效值波形,则很可能是输入滤波电容小了;如果纹波是开关频率的有效值波形,则可能是输出 电感或电解电容小了;如果纹波是高频波形,则可能是反馈电路的元器件参数不当,或者是PCB走线不好等造成。

  在某些场合,若对纹波要求较高,而输入输出压差又较大,还可以考虑采用DC-DC加LDO的方式供电。

  当然,以上这些都是针对一般的应用而言,如果是更高要求的系统,则应进行更加全面、深入的考虑和测试。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分