使用RISC-V缩小SoC开放标准中的差距

在过去的 3 或 4 年中，半导体行业发生了巨大变化。大约在 1980 年左右，一些较大的半导体公司进行了强烈的垂直整合，不仅设计和制造了他们的产品，甚至还制造了自己的加工设备和内部 EDA 工具。如今，几乎每家半导体公司都使用第 3方设备进行 IC 制造和设计，使用第 3方EDA 工具和第 3 方 IP。半导体行业发生解体的一个关键原因是使用开放标准。

开放标准没有普遍认可的定义，但普遍认为它们是在合理和非歧视性的基础上可用的。在许多情况下，尤其是在SoC 设计中，此类标准可免版税使用。许多开放标准由独立机构拥有，例如 IEEE、OSI 和 IETF（互联网工程任务组），而不是公司。在这种情况下，标准的进一步发展是通过一个广泛参与的开放过程。

开放标准和 SOC 设计

值得从硬件和软件角度研究 SoC 的开放标准。对于嵌入式软件，C 和 C++ 已成为公认的开放标准。因此，中间件和实时操作系统 ( RTOS ) 经常使用其中一种语言作为源代码提供。在存在处理器或外围设备依赖关系的情况下，可能需要进行一些移植，但通常设计团队可以解决这个问题。

在许多当前的设备中，尤其是在物联网中，SoC 具有有线或无线通信。此类链接需要基于开放标准的通信协议，例如以太网或蓝牙 LE。这种联网设备也可能需要某种安全性，并且开放标准再次支持安全通信。

在数字硬件设计中，微架构是用硬件描述语言来描述的。Verilog和 VHDL都是IEEE 开放标准，RTL描述将综合到门级。处理器和外围设备经常通过AMBA总线连接，这些总线是 Arm 拥有的一组标准，但可免版税使用。

验证将经常使用UVM （通用验证方法）完成，它也是由 Accellera 行业组织管理的开放标准。功率意图可以用UPF （统一功率格式）表示 - 另一个 Accellera 标准。

最后，在物理设计层面，硅制造需要布局。几十年来，最初在 Calma 开发的 GDSII 一直被用作主要的交换格式。最近，OASIS（开放艺术品系统交换标准）已被用作布局的开放标准。

 

开放标准的好处

开放标准为工业提供了许多好处。首先，它们提供了芯片之间、软件包之间以及设计工具之间的互操作性。这使得分解成为可能。

其次，如果有开放标准，就有机会发展产品和供应商的生态系统。例如，对于 C 语言，有大量可用的软件开发工具以及用于嵌入式软件重用的中间件和 RTOS 产品。在硬件层面，有大量使用开放标准的EDA 工具，例如 Verilog、UVM 和 OASIS。这意味着开发团队可以选择多种供应商，而无需依赖单一供应商。

第三，开放标准意味着已经完成了一个级别的规范，允许产品公司通过实施来专注于差异化。

然而，“房间里的大象”是开放标准存在明显差距。ISA 代表了硬件和软件之间最重要的接口，但这在历史上几乎完全由专有 ISA保留。

 

使用 RISC-V 缩小开放标准的差距

RISC-V首次为具有真正行业支持的 ISA 提供了真正开放的标准。ISA 将非常轻量级的基本整数指令集与标准和自定义扩展的灵活性相结合。RISC-V ISA 没有指定微架构，例如，Codasip 开发了具有三级、五级和七级流水线的 RISC-V 处理器内核，从而允许设计人员根据他们的需求匹配内核。IP 供应商通过微架构来区分。

嵌入式软件供应商和 SoC 开发人员的一个直接好处是，将中间件作为二进制文件（以及源代码）提供是很有吸引力的。仅此一项就可以通过简化嵌入式软件开发人员的工作来帮助加速 RISC-V 的采用。

使用开放式 ISA 是快速扩展生态系统的催化剂，该生态系统包括处理器 IP 供应商、软件开发工具供应商、软件公司和半导体公司。就像在网络领域一样，令牌环专有产品在 1990 年左右被不断增长的以太网生态系统挤出，我们可以预期专有 ISA 将在未来十年被 RISC-V 挤出。

最后，对于开发自己的处理器内核的公司，基本指令集可免版税使用。RISC-V ISA 的模块化和可扩展性意味着已经定义了基本指令，开发人员可以专注于其内核或加速器的特定增值。

采用 RISC-V 现在是嵌入式 SoC 开发人员的低风险选择。SoC 开放标准中的关键差距已经缩小，对硬件和软件开发人员都有好处。

审核编辑：符乾江