手把手教你读懂FET(图文解说)

电源设计应用

436人已加入

描述

  现在;一台台电源,几乎都能发现FET的影子。几乎每个电源工程师都用过这东西,或用来逆变;或用来整流;或就当个开关。

  由于用处不同;每个厂家都对不同用处FET做了专门优化。以致同样耐压/电流的FET;有多个型号。自然;每个厂家都有其独特的特点。高低贵贱;百花齐放,可见;作为工程师,读懂FET;选取最合适的器件,是多重要!

  FET管是由一大群小FET在硅片上并联的大规模集成功率开关。每个小FET叫胞,每个胞的电流并不大,只有百毫安级。设计师采用蚂蚁捍树的办法;多多的数量FET并联;达到开关大电流。也就是同样大小硅片和耐压下;胞越多;允许电流越大。

  得益于多胞结构;FET的寄身二极管拥有了耐受电压击穿的能力。即所谓的雪崩耐量。在数据表中;以EAR(可重复雪崩耐量)和EAS(单次雪崩耐量)表示。它表征了FET抗电压(过压)冲击的能力。因此;许多小功率反激电源可以不用RCD吸收,FET自己吸收就够了。

  用在过压比较严重的场合,这点要千万注意啊!大的雪崩耐受力;能提高系统的可靠性!FET的这个能力和电压;终身不会改变。

  

FET

  红色指示的是FET开关的沟道,兰色的是寄生的体二极管。

  平时;FET是关断的。当栅上加正压时;在邻近栅的位置;会吸引许多电子。这样;邻近的P型半导体就变成了N型;形成了连接两个N取的通道(N沟道),FET就通了。显然;FET的耐压越高;沟道越长;电阻越大。这就是高压FET的RDSON大的原因,反之;P沟FET也是一样的,这里不在叙述。

  所以;功率FET,常被等效为:

  

FET

  FET是实实在在的物质构成的;里面有导体/半导体/绝缘体。这些物质的相互搭配;做成了FET。那么;任何两个绝缘的导体,自然构成了物理电容——寄生电容

  

FET

  红色的就是DS间的寄生电容Coss。蓝色的就是密勒电容Cgd。黑色的就是栅原电容Cgs

  下面;分析这些电荷在开/关状态下,是如何影响FET工作的。FET静态关断时,Cgd/Cgs充电状态如图示:

  

FET

  栅电压为零,Qgs=0。Qgd被充满,Vgd=Vds。

  注:由于Cds通常和其它杂散电容并联在一起;共同对电源施加影响,因此;这里暂时不做分析。问题将在后面和杂散参数一起一并讨论。

  给FET的栅极施加正脉冲。由于Cgd在承受正压时,电容量非常小(Cgd虽然小;但是Qgd=Cgd*Ugd,Qgd仍然是很大的),Cgs远大于Cgd。因此;脉冲初期,驱动脉冲主要为Cgs充电,直到FET开始开启为止。开启时;FET的栅电压就是门槛电压Vth。

  

FET

  当FET栅电压达到Vth,FET开始导电。无论负载在漏极还是在源极,都将因有电流流过而承受部分或全部电压。这样FET将经历由阻断状态时承受全部电压逐渐变到短路而几乎没有电压降落为止的过程。

  这个过程中,Cgd同步经历了放电过程。放电电流为I=Qgd/ton。

  

FET

  Igd——密勒电流分流了FET的驱动电流!使得FET的栅电压上升变缓。

  

FET

  弥勒电荷越大;这个斜坡越长。

  弥勒电荷不仅和器件有关还和漏极电压有关。一般;电压越高;电荷量越大。

  FET的栅电压达到Vth后;电流流过FET的沟道,此时;FET工作在线性区。FET视在斜率随Id大小变化而变。但;从Vg、Id的变化量看,两者之比就是FET跨到S。即S=(Id2-Id1)/(Vgs2-Vgs1)。

  

FET

  由于在FET开的过程中,栅电压变缓,是弥勒电容分流引起的,所以;也叫弥勒效应区。

  因此;在断续反激电源里,弥勒效应区的栅电压斜率基本不变。而正激、半/全桥等;斜率随负载而变

  弥勒效应时间(开关时间)ton/off=Qgd/Ig

  注:1)Ig指FET的栅驱动电流。

  FET “ON” Ig=(Vb-Vth)/Rg

  2)Vb:稳态栅驱动电压

  FET经过弥勒区后;完全导通。原先阻断D-S的PN结被开启的沟道短路。由于失去了部分绝缘层,Cgd变大;以至和Cgs相当。并且;Cgd通过低阻抗的开启沟道;和Cgs实现物理上的并联。这样;使得后期的驱动栅电压沿发生了变化。如图示

  

FET

  FET的关断过程和开启过程的物理变化是一样的,只是过程刚好相反

  

FET

  如前面介绍,完整周期的驱动波型如图示

  

FET

  贴个典型实测栅&VD的波型,体验一下其中的奥妙。

  

FET

  EAR/EAS这两个量描述的是FET抗雪崩击穿的能力。

  EAR描述的是可重复的雪崩耐量。EAS描述的是单次耐量。

  如在小功率反激里;取消RCD吸收后,大电流负载时的漏极电压就需要EAR这个量来考核安全。再如大电流半/全桥电路里,桥短路时电流非常大;即便在安全工作区能关断FET;仍会因引线等杂散寄生电感的作用而产生过压,当关的比较快时;过压就会超过FET耐压极限而击穿。EAS是衡量FET此时是否安全的参量...这里只列举了这两个量的概念了两个实际工程中的应用实例。它们的意义远非这些。

  这是这两个量的典型图表:

  

FET

  安全工作区SOA,先看这两张图

  

FET

  这是两个同为600V的MOSFET,都能在600V下承受最大饱和电流。即在15V栅压时;MOSFET能流过的最大电流(MOSFET进入了线性区;呈恒流状态),此时的电流不随电压增高而增加!

  状态位置见图中兰圈内的红线区域

  

FET
打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 相关推荐
  • FET

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分