本文通过以高速ADS42LB69芯片为例进行实战,利用SelectIO IP快速快速高效完成驱动的生成。关于SelectIO IP的使用,可以参考。
ADS42LB49和ADS42LB69是高线性度、双通道、14 和 16 位 250MSPS 模式转换器 (ADC) 系列,支持 DDR 和 QDR LVDS 输出接口。已缓冲模拟输入在大大减少采样保持毛刺脉冲能量的同时,在宽频率范围内提供统一的输入阻抗。采样时钟分频器可实现更灵活的系统时钟 架构设计。ADS42LBx9 以低功耗在宽输入频率范围内 提供出色的无杂散动态范围 (SFDR)。
ADS42LB69功能框图
双通道
14 和 16 位分辨率
最大时钟速率:250MSPS
支持高阻抗输入的模拟输入缓冲器
支持 1 分频,2 分频和 4 分频的灵活输入时钟缓冲器
2VPP 和 2.5VPP 差分满量程输入(SPI 可编程)
双倍数据速率 (DDR)或四倍数据速率 (QDR)低压差分信令 (LVDS)接口
功耗:820mW/通道
间隙抖动:85 fs
通道隔离:100dB
用户可以根据自己的需求将数据接口通过SPI配置成QDR或DDR接口。在进行数据验证时,也可以使用测试模式,对收发数据进行验证以保证系统的正确性。另外,还可以对输入时钟进行延时调节或者通过SelectIO的delay、delayctrl功能对时钟信号进行微调,以满足时序要求。此方面不是本文重点,不做展开,更多内容参考官方data sheet。
SPI时序从下图可以看到,数据接口引脚采用1.8V供电,故数据接口为差分1.8V。
数据端口信号下图为ADS42LB69的DDR模式时序图,从图中可以看出有1对时钟接口,两个8对数据接口(DA与DB),每对数据接口分别在时钟的上升沿与下降沿采样,经过一个时钟周期可以捕获16位数据。
ADS42LB69的DDR模式时序图根据以上对ads42lb69的了解,就可以轻松的配置SelectIO IP的GUI界面了。
首先时钟接口与数据接口都是input,该时钟信号与RF模块时钟必须保持同源,以保证系统的相参性。由于ads42lb69采用DDR模式,且所有数据引脚都是并行,所以不选择串并转换器SERDES。
Data Bus Setup界面由于数据时钟来源于ads42lb69引脚,故选择外部时钟,而非FPGA内部时钟。
Clock Setup界面在实际处理高速数据时,往往存在由于布局布线导致的数据引脚之间的延时不相同,可以通过在每个数据引脚添加idelay、delayctrl模块对齐进行微调。或者,存在数据引脚与时钟引脚之间不对齐,通常对时钟引脚添加idelay、delayctrl模块对其进行微调。
Data And Clock Delay界面IP生成之后,通过右击选择Open IP Example Design进行仿真以加强理解,在线DEBUG调试延时模块,以达到设计要求。
全部0条评论
快来发表一下你的评论吧 !