在SoC中添加eFPGA可实现更灵活的设计

　　任何系统或 SoC 架构师最关心的是风险以及如何降低风险。他们不禁要问：

　　在具有强化系统功能的产品投放市场之前，标准会发生变化吗？

　　如果新引入的功能不能完全满足需求怎么办？

　　设计如何经得起未来考验？

　　传统上，系统架构师会尝试将设计中存在风险的部分与可编程逻辑隔离开来。通常，独立的 FPGA 无法提供所需的性能或满足系统功耗和成本目标。进入嵌入式 FPGA （eFPGA），这是 SoC 设计人员在降低风险的同时实现设计目标的秘密武器。与使用独立 FPGA 相比，在 SoC 中添加 eFPGA 可实现更灵活的设计、更低的功耗、更高的性能和更低的整体系统成本。

　　选择 eFPGA 而不是 FPGA 的优势有很多。首先，与独立 FPGA 相比，eFPGA 提供了更小的裸片面积，因为取消了允许 PCB 上芯片到芯片连接的整个 I/O 功能，并且嵌入式结构的尺寸专门针对应用需求进行了调整。由于 eFPGA 的芯片面积最小化，因此 SoC 的额外成本很小。

　　通过放弃独立的 FPGA 并将可编程逻辑功能嵌入作为查找表、存储器和 DSP 块的个性化组合，eFPGA 在信号延迟、带宽、延迟、功率和成本方面提供了根本性的改进。电路板设计变得更容易，同时降低了电源和冷却要求，提高了系统可靠性。从成本和组件数量的角度来看，系统 BoM 都得到了改进，因为分立式 FPGA 及其所有支持设备（包括电平转换器、稳压器和旁路电容器）都被淘汰了，并且显着节省了 PCB 空间。

　　在许多情况下，系统架构师将定义他或她自己的自定义模块功能，连同标准逻辑、嵌入式存储器和 DSP 模块一起包含在 eFPGA 中。这些定制块与 LUT、RAM 和 DSP 的传统构建块一起集成到逻辑结构中，通过添加优化的功能以减少面积和/或提高目标应用的性能，从而提高 eFPGA 的能力。

　　在计算工作量相当大的人工智能 （AI） 应用程序中，训练和推理方面的需求都在不断发展。要在市场上推出专用于特定应用的定制 ASIC，需要大量的财务资源和上市时间。当芯片上市时，系统架构师可能已经在考虑实现当前 AI 算法的优化版本，这在 ASIC 流片后是不可能的。与 ASIC 相比，传统的 FPGA 尽管不能理想地满足未来的 AI 要求，但仍将继续以更高的灵活性和可编程性来填补这一空白。

　　系统架构师一致认为，eFPGA 集成是一个成功的主张，它可以使 SoC 或 ASIC 适应广泛的高性能计算密集型应用，包括人工智能和机器学习、5G 无线、数据中心、汽车和高性能计算 （HPC） ）。

　　审核编辑：郭婷