项目原理图出现的验证错误的含义

在使用Altium Designer的过程中

我们收到许多用户的提问

Q&A系列将针对用户关注度较高的问题

请Altium技术专家为大家答疑解惑

项目原理图出现的验证错误的含义

在验证项目中的原理图时，编译器可以生成各种信息。

在哪里可以找到完整的编译错误列表信息？

验证Validate项目时（老版本上叫做编译Compile），会执行电气规则检查 (ERC)。此检查将根据“Project ► Project Options”中“Error Reporting ”和“Connection Matrix”选项卡下指定的项目选项报告违规情况。下面链接描述了所有编译违规项以及如何解决违规项的详细信息。

Project Compiler Violations Reference:

https://www.altium.com/documentation/altium-designer/project-compiler-violations-reference-ad

打开上面链接，里面有如下图所示的链接，可以根据自己的编译违规项对照查找相应的解释。

 

 

注意：

在Altium Designer 20.0之前的软件版本中，必须手动编译项目以构建统一数据模型。从AD20.0起，设计数据模型在每次用户操作后是通过动态编译进行更新-创建动态数据模型（DDM）。所涉及的项目不需要手动编译，一切都是自动完成的。

验证的过程是为整个项目生成有效网表不可获取的一部分。在编译期间，可以根据设计项目选项（Project Options…）中定义的规则（分别在 Error Reporting 和Connection Matrix选项卡上）验证原理图中的连通性。

审核编辑 ：李倩