仿真工具重振大型SoC中的功耗分析

　　在新的电力电子时代，更高功率的开关被集成到大型片上系统 （SoC） 设计中，传统方法正被更复杂的结构所取代。这不可避免地增加了设计的复杂性，在这里，下一代仿真工具可以帮助设计人员更详细、更准确地预测系统、RTL 和门级的功耗。

　　FinFET工艺技术的出现，带来了静态泄漏的重大改进；然而，动态功率仍然是智能设备和数据中心芯片的主要关注点。因此，一种新模型正在出现，它在仿真期间绘制开关活动并将信息传递给功率分析工具。

　　1. 传统的功率分析包括分两步执行的基于文件的流程。

　　传统的功耗估计方法采用基于文件的流程，该流程被馈送到功耗分析工具中。模拟器或仿真器以开关活动交换格式 （SAIF） 文件或信号数据库文件（如 FSDB 或 VCD）跟踪开关活动。这些文件被馈送到功率估计工具，以找出平均和峰值功率使用。

　　这种方法适用于具有几百万门的较小芯片，但对于较大的 SoC 设计，文件变得难以管理。因此，功耗估算工具读取和处理这些文件需要很长时间，有时无法处理大文件。

　　替换基于文件的流程

　　Mentor Graphics 的 Veloce 仿真系统使工程师能够准确预测大型芯片的功耗，首先消除基于文件的两步流程，然后将仿真器与功耗分析工具紧密集成。

　　Veloce 电源应用程序（在实际操作系统和应用程序行为的帮助下）识别并缩放产生功率峰值的开关活动。它甚至包括识别可能威胁电源设计的开关活动时间框架。与基于文件的功率图表（可能需要一周多的时间才能生成 1 亿门设计的活动图）不同，Veloce 只需 15 分钟即可完成任务。

　　电源设计的下一阶段是找出这些峰值在芯片设计中出现的位置以及导致它们的原因。输入动态读取波形API，它将当前基于 SAIF/FSDB/VCD 文件的方法替换为从仿真器到功率估计工具的实时流式切换数据。开关数据直接提供给功率分析工具（Ansys 的 PowerArtist），而不是通过文件传递。

　　2. Mentor 的 Veloce 仿真器通过将动态读取波形 API 与功率分析工具集成，提供准确的门级功率分析。

　　总体而言，Veloce 电源应用程序和动态读取波形 API 有助于在系统级别进行更高效的电源分析，这是基于文件的流程无法实现的。恰当的例子：Veloce 仿真器与功耗分析运行时集成的早期用户见证了 5 到 10 倍的性能提升。这很强大。

　　审核编辑：郭婷