如何构建峰值检测电路和解决方案

频率监测电路有多种解决方案。“过零检测器”被认为是最常见的方法之一，因为它对周期性和规则信号的设计简单。但是，如果信号是非周期性的或不规则的（包含脉冲之间的非瞬时零周期），则不能使用过零。在这种情况下，峰峰值频率监视器是一种理想的替代方案。

峰峰值方法用于现实世界的模拟信号，通常来自模拟传感器。本文中描述的设计使用SLG46620V GreenPAK™ 来计算 0.5 Hz 至 200 Hz 范围内且波形宽度在 100 - 1000 ms 之间的信号的低端频率。有了对这个应用的基本了解，就可以设计其他模拟宽度和周期的峰峰值测量。

该电路包括峰峰值设计的所有部分。因此，IC 负责接收模拟信号样本并将识别的峰值存储在内部缓冲器中。它还负责将两个峰值之间的测量时间段与内部阈值进行比较，以便在超过这些阈值时发出信号。

该设计由 1 个模拟信号输入和 4 个输出组成：

PD：检测到峰值时发出脉冲。

高 PPM：如果信号频率超过上限阈值，则为 HIGH。

低 PPM：如果信号频率超过下限阈值，则为 HIGH。

正常：如果频率在两个阈值之内，则为 HIGH。

IC 的模数转换器 （ADC） 宏单元适合峰值信号检测。所选择的电路是低功耗且具有成本效益的。它是此应用程序所需的小型设备。IC 可以替代分立 IC 和无源器件的系统。

对通用电路进行了解释，期望它将被增强以适应特定的实际应用。设计结果利用GreenPAK Designer软件信号发生器来测试各种信号并显示相应的输出。信号以高于和低于 IC 中存储的值的频率生成，并显示每种情况的相应输出，以向阅读器确认正确的操作。

此应用程序的完整设计文件可在此处找到。

设计概述

检测过程使用 ADC 模块对模拟信号进行采样，然后将其存储在内部缓冲器中。然后接收模拟信号的新样本并将其与存储的样本进行比较。

如果新样本的值大于当前存储的值，则模拟电压正在增加。新样本存储在缓冲区中，接收并比较下一个信号样本。但是，如果接收到的样本等于缓冲区中存储的样本，则信号是恒定的。此时要么达到一个短暂的常数值但未达到峰值，要么已达到峰值，因此只有在信号开始下降时才考虑峰值状态。

如果下一个样本小于 ADC 缓冲区中存储的前一个样本，则记录峰值状态。在另一个循环中重复该过程以找到下一个峰值。

为了计算频率，我们计算两个连续峰值之间的时间，并将该时间与预先存储在 IC 内部寄存器中的某些阈值进行比较。如果此时间大于较高的阈值，则频率小于允许的限制。如果这个时间小于下阈值，则频率大于允许的限制。

由于该设计适用于频率相对较低的信号，因此它们通常以每分钟脉冲数计算，在本文中缩写为 PPM。阈值标记为高 PPM 和低 PPM。

为确保所有记录的峰值都是所需的，每个峰值都将与预先存储的电压阈值进行比较，以便仅在其幅度大于所选阈值时才考虑峰值，而忽略短幅度信号。图 1 显示了工作过程。

（图一：系统工作流程）

GreenPAK 设计

该设计由两部分组成：峰值检测器电路和频率监控器电路，其中包含定时器和阈值比较器。图 2 显示了该设计的框图。

（图2：电路框图）

峰值检测器

IC 通过引脚 8 接收外部信号，该引脚配置为模拟输入/输出。然后，信号通过设置增益的可编程增益放大器或 PGA。ADC 的工作模式为单端，并设置了 x1 增益。然后，信号进入 ADC 模块。

在这个设计中，输入信号是低频的，因此通过将时钟周期除以 16 来降低采样率。采样率变为相当于 97，6563 sps 以减少误差值和尖峰。

采样率 = PWM 和 ADC 时钟 / 256 = 25k / 16 / 256

要指示峰值，必须给出一个信号来指示模拟输入是上升还是下降。为此，必须比较来自 ADC 输出的两个连续值。SLG46620V SPI 模块配置为作为 ADC 缓冲器运行。

根据数据表中的 ADC 属性，在 ADC INT 输出激活之前，PAR 数据已准备好使用几个时钟周期。利用此属性，ADC INT 输出通过 DLY5 连接到 SPI 模块的 SCLK 输入，该 DLY5 配置为作为上升沿延迟运行。因此，在 ADC INT 输出信号的上升沿对新的 ADC 值和旧的 ADC 值进行比较。延迟后，DLY5 输出触发 SPI 将新值存储在缓冲区中。工作时序图如图 3 所示。

（图 3. ADC、SPI 和 DFF 时序图）

（图 4. GreenPAK 设计矩阵 0）

ADC 值通过 DCMP0 与缓冲值进行比较，其中 IN+ 输入从 ADC ［7:0］ 获取其值，IN- 输入从 SPI ［7:0］ 获取其值。EQ 和 OUT+ 输出分别连接到 DFF8 和 DFF9。

如果 ADC 值大于 SPI 值，则 OUT+ = 1，且 EQ = 0。

如果 ADC 值小于 SPI 值，则 OUT+ = 0，且 EQ = 0。

如果 ADC 值等于 SPI 值，则 OUT+ = 0，且 EQ = 1。

EQ 和 OUT+ 输出在 ADC INT 输出信号的上升沿保持。为确保每次比较不记录相等状态，SPI 将通过 DLY5 输出触发。因此，仅在两个连续值之间进行比较，如图 3 所示。

通过在系统运行期间监控 EQ 和 OUT+ 输出的状态，会引入间歇性脉冲，如果不加以考虑会导致毛刺。为防止这种情况并保持稳定的信号 CNT3、CNT7 和 CNT8 作为延迟器运行以对系统进行去抖动。因此可以防止尖峰对输出状态的影响。

3 位 LUT8 用作 SR 锁存器，其中来自 OUT+ 输出的信号表示设置，表示信号正在上升。复位来自 3 位 LUT9，这意味着信号正在下降。

如果 OUT+ = 0、EQ = 0 且 ACMP1 输出为高电平，则 3L9 配置为提供高电平信号。

优先考虑上升状态，因为系统的目的是检测幅度的最高值。

一旦信号在上升状态后开始下降，3L8 输出将由高电平变为低电平，并通过 P DLY1 检测下降沿。P DLY1 输出指示峰值 （PD） 的检测。PD 信号通过 DLY9 以增加脉冲宽度传递到 Pin10，以适应任何外部设备的灵敏度。它也用于重置计数器。

ACMP1 用于将 PGA 输出与固定阈值进行比较，在本设计中选择为 200 mv。因此，如果其幅度小于边际值，则该峰值将被忽略。

（图 5. GreenPAK 设计矩阵 1）

峰峰值频率监视器设计

在构建了峰值检测器设计之后，我们将使用从上述设计中产生的 PD 信号来构建频率监视器。

FSM1 用作计数器来计算两个峰值之间的时间。由于预期信号为低频，FMS1 的时钟源选择为 LF OSC，除以 16。因此，测量时间可以在 19 ms 和 2.35 s 之间，步长约为 10 ms。通过使用低频振荡器，有源电流消耗被最小化。

DCMP1 和 DCMP2 将 FSM1 值与频率上限和下限进行比较。DCMP1 将 FSM1 值与 （1:1） 寄存器值进行比较，在本设计中设置为 500 ms，表示阈值下限。DCMP2 将 FSM1 值与寄存器 2 值进行比较，在本设计中设置为 897 ms。

比较值与 PD 信号的上升沿一起存储在 DFF10 和 DFF11 中。Q 输出极性已配置为要反转的 DFF11。

FSM1 数据 《 Register0 值 ---》 DCMP1 OUT+ = HIGH ---》 DFF10 out = HIGH ---》 高 PPM

FSM1 数据 》 Register2 值 ---》 DCMP2 OUT+ = HIGH ---》 DFF11 out = HIGH ---》 低 PPM

Register0 《 FSM1 data 《 Register2 ---》 3L10 out = HIGH ---》 正常

FSM1 在 PD 信号的下降沿通过 3L11 反相器复位。如果周期超过 FSM1 工作范围 2.35 s，FSM1 输出向 3L10 和 2L6 提供高电平信号以关闭所有输出。这种情况表明测量周期大于预期。此功能可用于指示输入中没有脉冲或特定应用处于危险的低周期。可以更改 FSM 的时钟源以适应要实现的应用。

（图 6. LUT 属性）

（图 7. CNT5 和 CNT9 属性）

结果

GreenPAK Designer 程序中包含的信号向导已用于检查设计并确保其按预期工作。

Signal Wizard 非常方便设计检查，无需使用外部信号发生器即可生成不同形状的信号。信号频率和幅度可以很容易地控制。也可以生成自定义信号。

产生了几个信号。PD 信号如下图所示。

（图 8. CNT5 和 CNT9 属性）

（图 9. 蓝色信号为输入，红色信号为 PD 输出信号）

生成具有短的不良峰值的自定义信号。

（图 10. 生成自定义信号）

（图 11. 蓝色信号为输入，红色信号为 PD 输出信号）

已将不同的周期应用于输入。对应的输出状态如表1所示。

表 1：不同时期的输出状态

输入峰峰值周期Pin18 输出

（高 PPM）Pin19 输出

（普通的）Pin20 输出

（低 PPM）输入峰峰值周期

400 毫秒高的低的低的400 毫秒

1000 毫秒低的低的高的1000 毫秒

800 毫秒低的高的低的800 毫秒

没信号低的低的低的没信号

本文概述了如何构建峰值检测电路，其中包括一个基于输入信号峰峰值时间计算的频率监控电路。该 IC 展示了集成多种功能的高效率，因为该项目需要这样的功能。此外，所选电路的低成本和小面积特别适用于本应用描述中针对的便携式和可穿戴解决方案。

审核编辑：郭婷