UART的发送数据模块与接收模块
描述
UART
Uart比较简单，所以仅对tx作比较详细的注释，但里面一些内容还是值得新手学习的
1开始位（低电平）+8位数据+1停止位（高电平，这里选的是一个周期高电平，也可两个）（无校验位）
1、prescale是完成一个bit需要主时钟计数的次数（其和主时钟以及波特率之间的关系参考网上文章）
2、进入uart模块的异步信号，最好使用提供的同步器同步
3、异步复位信号最好使用提供的同步器同步
4、波特率任意选，只要时钟够大，能够符合误码率计算即可，这里使用的是125Mhz
5、基本的思想就是移位
6、传输条件就是握手
7、如果使用Xlinx的片子，建议使用全局时钟资源（IBUFG后面连接BUFG的方法是最基本的全局时钟资源的使用方法）
8、这个完整的代码就是使用IBUFG+BUFG
9、传输虽然简单，但对于新手来讲，还是有挺多的知识点值得学习的点
10、公众号只是对代码进行了简单注释
UART的发送数据模块
// 欢迎大家关注公众号：AriesOpenFPGA// Q群：808033307// Language: Verilog 2001
// 代码注释有些匆忙，如有错误注释还请批评，仅作参考// UART// 1开始位+8位数据+1停止位（无校验）// prescale是完成一个bit需要主时钟计数的次数（其和主时钟以及波特率之间的关系参考网上文章）// 进入uart模块的异步信号，最好使用提供的同步器同步// 异步复位信号最好使用提供的同步器同步// 波特率任意选，只要时钟够大，能够符合误码率计算即可，这里使用的是125M// 基本的思想就是移位// 传输条件就是握手// 如果使用Xlinx的片子，建议使用全局时钟资源（IBUFG后面连接BUFG的方法是最基本的全局时钟资源的使用方法）// 这个完整的代码就是使用IBUFG+BUFG// 传输虽然简单，但对于新手来讲，还是有挺多的知识点值得学习的// 公众号只是对代码进行了简单注释`timescale 1ns / 1ps/* AXI4-Stream UART */module uart_tx #( parameter DATA_WIDTH = 8)( input wire clk, // 系统时钟 input wire rst, // 复位信号
/* AXI input */ input wire [DATA_WIDTH-1:0] s_axis_tdata, // 输入到这个模块准备发送出去的数据 input wire s_axis_tvalid, // 有数据要输入到这个模块 output wire s_axis_tready, // 该模块准备好接收数据
output wire txd, // UART interface output wire busy, // Status 线忙 input wire [15:0] prescale // Configuration 预分度);
reg s_axis_tready_reg = 0;reg txd_reg = 1;reg busy_reg = 0;
reg [DATA_WIDTH:0] data_reg = 0;reg [18:0] prescale_reg = 0;reg [3:0] bit_cnt = 0;
assign s_axis_tready = s_axis_tready_reg;assign txd = txd_reg;assign busy = busy_reg;
always @(posedge clk) begin if (rst) begin s_axis_tready_reg <= 0; // 从机没有准备好发送 txd_reg <= 1; // 发送线拉高 prescale_reg <= 0; // bit_cnt <= 0; // 位计数器初始化为0 busy_reg <= 0; // 复位后为不忙状态 end else begin if (prescale_reg > 0) begin s_axis_tready_reg <= 0; prescale_reg <= prescale_reg - 1; end else if (bit_cnt == 0) //比特计数器为0 begin s_axis_tready_reg <= 1; // 从机把ready信号拉高 busy_reg <= 0; // 忙信号拉低无效 if (s_axis_tvalid) // 如果从机准备好接收数据 begin s_axis_tready_reg <= !s_axis_tready_reg; // prescale_reg <= (prescale << 3)-1; // bit_cnt <= DATA_WIDTH+1; // 一共10次计数 data_reg <= {1'b1, s_axis_tdata}; // txd_reg <= 0; // 起始位0（起始位tx拉低，停止位拉高） busy_reg <= 1; // 开始传输后，传输线进入忙状态 end end else begin if (bit_cnt > 1) // begin bit_cnt <= bit_cnt - 1; prescale_reg <= (prescale << 3)-1; // 经过(prescale << 3)-1次的系统时钟计数，完成一位的移位 {data_reg, txd_reg} <= {1'b0, data_reg}; // 移位操作 end else if (bit_cnt == 1) begin bit_cnt <= bit_cnt - 1; prescale_reg <= (prescale << 3); txd_reg <= 1; // 停止位1 end end end end
endmodule
UART的接收模块（不详细讲解）
// Language: Verilog 2001
`timescale 1ns / 1ps
/* * AXI4-Stream UART */module uart_rx #( parameter DATA_WIDTH = 8)( input wire clk, input wire rst,
/* AXI output */ output wire [DATA_WIDTH-1:0] m_axis_tdata, output wire m_axis_tvalid, input wire m_axis_tready, /* UART interface */ input wire rxd, /* Status */ output wire busy, output wire overrun_error, output wire frame_error, /* Configuration */ input wire [15:0] prescale
);
reg [DATA_WIDTH-1:0] m_axis_tdata_reg = 0;reg m_axis_tvalid_reg = 0;
reg rxd_reg = 1;
reg busy_reg = 0;reg overrun_error_reg = 0;reg frame_error_reg = 0;
reg [DATA_WIDTH-1:0] data_reg = 0;reg [18:0] prescale_reg = 0;reg [3:0] bit_cnt = 0;
assign m_axis_tdata = m_axis_tdata_reg;assign m_axis_tvalid = m_axis_tvalid_reg;
assign busy = busy_reg;assign overrun_error = overrun_error_reg;assign frame_error = frame_error_reg;
always @(posedge clk) begin if (rst) // 初始化各种参数 begin m_axis_tdata_reg <= 0; m_axis_tvalid_reg <= 0; rxd_reg <= 1; prescale_reg <= 0; bit_cnt <= 0; busy_reg <= 0; overrun_error_reg <= 0; frame_error_reg <= 0; end else begin rxd_reg <= rxd; overrun_error_reg <= 0; frame_error_reg <= 0;
if (m_axis_tvalid && m_axis_tready) // 准备有数据要发以及准被好发 begin m_axis_tvalid_reg <= 0; end
if (prescale_reg > 0) // begin prescale_reg <= prescale_reg - 1; end else if (bit_cnt > 0) begin if (bit_cnt > DATA_WIDTH+1) begin if (!rxd_reg) // 实际的read为0时，开始计数bit begin bit_cnt <= bit_cnt - 1; prescale_reg <= (prescale << 3)-1; //prescale是16位移3位减1位，因为prescale_reg end else begin bit_cnt <= 0; prescale_reg <= 0; end end else if (bit_cnt > 1) begin bit_cnt <= bit_cnt - 1; prescale_reg <= (prescale << 3)-1; data_reg <= {rxd_reg, data_reg[DATA_WIDTH-1:1]}; end else if (bit_cnt == 1) begin bit_cnt <= bit_cnt - 1; if (rxd_reg) begin m_axis_tdata_reg <= data_reg; m_axis_tvalid_reg <= 1; overrun_error_reg <= m_axis_tvalid_reg; end else begin frame_error_reg <= 1; end end end else begin busy_reg <= 0; if (!rxd_reg) begin prescale_reg <= (prescale << 2)-2; bit_cnt <= DATA_WIDTH + 2; data_reg <= 0; busy_reg <= 1; end end endendendmodule
UART顶层
// Language: Verilog 2001
`timescale 1ns / 1ps
/* * AXI4-Stream UART */module uart #( parameter DATA_WIDTH = 8)( input wire clk, input wire rst,
/* * AXI input */ input wire [DATA_WIDTH-1:0] s_axis_tdata, input wire s_axis_tvalid, output wire s_axis_tready,
/* * AXI output */ output wire [DATA_WIDTH-1:0] m_axis_tdata, output wire m_axis_tvalid, input wire m_axis_tready,
/* * UART interface */ input wire rxd, output wire txd,
/* * Status */ output wire tx_busy, output wire rx_busy, output wire rx_overrun_error, output wire rx_frame_error,
/* * Configuration */ input wire [15:0] prescale
);
uart_tx #( .DATA_WIDTH(DATA_WIDTH))uart_tx_inst ( .clk(clk), .rst(rst), // axi input .s_axis_tdata(s_axis_tdata), .s_axis_tvalid(s_axis_tvalid), .s_axis_tready(s_axis_tready), // output .txd(txd), // status .busy(tx_busy), // configuration .prescale(prescale));
uart_rx #( .DATA_WIDTH(DATA_WIDTH))uart_rx_inst ( .clk(clk), .rst(rst), // axi output .m_axis_tdata(m_axis_tdata), .m_axis_tvalid(m_axis_tvalid), .m_axis_tready(m_axis_tready), // input .rxd(rxd), // status .busy(rx_busy), .overrun_error(rx_overrun_error), .frame_error(rx_frame_error), // configuration .prescale(prescale));
endmodule
同步（异步复位）模块
// Language: Verilog-2001// 很常用的模块`timescale 1 ns / 1 ps
/* * Synchronizes an active-high asynchronous reset signal to a given clock by * using a pipeline of N registers. */module sync_reset #( parameter N=2 // depth of synchronizer)( input wire clk, input wire rst, output wire sync_reset_out);
reg [N-1:0] sync_reg = {N{1'b1}};
assign sync_reset_out = sync_reg[N-1];
always @(posedge clk or posedge rst) begin if (rst) sync_reg <= {N{1'b1}}; else sync_reg <= {sync_reg[N-2:0], 1'b0};end
endmodule
同步（异步信号）模块
// Language: Verilog-2001// 很常用的模块`timescale 1 ns / 1 ps /* * Synchronizes an asyncronous signal to a given clock by using a pipeline of * two registers. */module sync_signal #( parameter WIDTH=1, // width of the input and output signals parameter N=2 // depth of synchronizer)( input wire clk, input wire [WIDTH-1:0] in, output wire [WIDTH-1:0] out); reg [WIDTH-1:0] sync_reg[N-1:0]; /* * The synchronized output is the last register in the pipeline. */assign out = sync_reg[N-1]; integer k; always @(posedge clk) begin sync_reg[0] <= in; for (k = 1; k < N; k = k + 1) begin sync_reg[k] <= sync_reg[k-1]; endend endmodule
原文标题：Uart协议及Verilog代码
文章出处：【微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
审核编辑：彭静
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
关于uart模块的问题2017-12-18 0
-
UART从模块接收到的数据无法显示2019-10-11 0
-
如何使用Assembly和pic16f877从两个发送器接收UART数据2020-04-13 0
-
怎么用UART发送和接收数据？2020-04-20 0
-
Verilog实现UART之二：发送模块2017-02-09 658
-
无线模块nrf24l01 接收发送代码2017-04-27 1658
-
以FPGA为基础的UART模块的详细设计方案2020-07-07 719
-
使用FPGA和模块化设计方法实现UART的设计论文2020-07-07 701
-
UART的发送数据模块及Verilog代码2021-05-27 2270
-
STC15F104W 使用 315/433 MHz 超再生模块发送/接收数据2021-12-17 1197
-
K025 基于51 315（或者433）发送和接收模块测试2021-12-23 486
-
如何根据UART传输协议将数据发送出去呢？2023-06-05 2066
-
433模块发送和接收 433无线模块使用方法2023-06-12 9563
-
芯片设计中的UART模块及其关键技术介绍2023-10-09 966
-
UART数据帧与发送器2023-11-09 495
全部0条评论
快来发表一下你的评论吧 !
