如何进行FFT IP配置和设计

FPGA之家 2022-07-22 1849

描述

快速傅里叶变换 (Fast Fourier Transform，FFT), 即利用计算机计算离散傅里叶变换（DFT)的高效、快速计算方法的统称，简称FFT。DFT是实现了从频域（频域分析往往比时域分析更优越）对信号与系统进行分析。然而，随着序列长度的增加，计算量也显著增加，对于计算机而言，处理时间就越长，消耗的资源也就越多。

忘了什么是傅里叶变换的同学，赶紧拿出《信号与系统》翻一下。实在没书，找度娘。对于连续时间信号f(t)，定义式如下：

傅里叶变换：

傅里叶逆变换：

信号处理领域大名鼎鼎的傅里叶变换，正式由傅里叶提出的，不得不说，实在太伟大了，顶礼膜拜。

在信号处理中，由于计算机通常只能处理数字信号，因此通过对连续信号进行采样离散化，进而有了离散傅里叶变换。

话不多说，直入主题，首先把DFT公式搬出来：

原信号x(t)的采样信号x[n]也可以用X[K]来表示：

1965年，库利和图基提出了快速傅里叶变换(FFT)算法，采用这种算法能使计算机计算DFT所需要的乘法次数大为减少，特别是被变换的抽样点数N越多，FFT算法计算量的节省就越显著。

常用计算方法：

时间抽取算法：令序列的长度为N（2的幂），可以将时域序列x(n)分解为两部分，一是偶数部分x(2n)，另一部分是计数部分x(2n+1)，于是信号序列x(n)的离散傅里叶变换可以用两个N/2抽样点的离散傅里叶变换来辨识核计算。

频率抽取算法：按照频率吧抽取的FFT算法是将频域信号序列X(k)分解为奇偶两部分，但算法仍然是由时域信号序列开始逐级计算，同样把N点分成N/2点计算FFT。

FFT原理

FFT是DFT的快速算法，可以将一个信号从时域变换到频域。很多时候信号在时域很难进行信号特征分析，变换到频域后，就很容易看出信号的频率、功率、相位等特征信息。更多详细的解释，可移步看这里深入浅出的讲解傅里叶变换（真正的通俗易懂）或者在CSDN中阅读深入浅出解释FFT系列（非公众号文章，超链接失败，抱歉，可去CSDN看原文博客），讲得比较清楚透彻，不愧是10年码龄的巨佬。在这里我就不再赘述了。

FFT IP Core使用

概述

以Xilinx Vivado设计套件中提供的FFT IP为例，简要说明如何进行FFT IP配置和设计。

FFT Core用于计算N点的DFT或IDFT，N=2m，m=3~16。对于计算FFT，有三种算术选项用于计算FFT：

全精度无缩放算法

定点缩放，提供缩放表

块浮点（运行时调整缩放）

对于N点大小，可对正向/逆向变换、缩放表循环前缀进行配置。

提供四种可选架构：

Pipelined Streaming I/O

Radix-4 Burst I/O

Radix-2 Burst I/O

Radix-2 Lite Burst I/O

端口描述

FFT IP Core的端口如图1所示，对端口的描述，参考产品指南PG-109-XFFT.pdf。

图1 FFT端口

FFT IP配置

举个栗子：单通道，512点，Radix-2,Burst I/O，定点数，缩放，取整模式Truncation，输入数据位宽16bit，相位因子位宽16，自然序输出，无循环前缀。

在Vivado中创建工程后，在工程管理器下的IP Catalog中选择并配置FFT IP，在IP配置向导的指引下，依次进行相关参数的配置，如图2所示。配置通道数，变换长度，实现架构，数据格式，缩放，取整模式，数据呼出顺序，是否插入循环前缀（CP）等。

图2 FFT IP配置

在向导视图左侧，可查看IP端口框图，实现详情以及时延信息，如图3所示。这里需要注意输入输出数据的格式以及配置通道数据的格式。

图3 查看IP实现信息

配置完成后，输出生成定制FFT IP，最后再将其实例化到工程模块中。

AXI-Stream注意事项

该IP的端口采用了标准的AXI-Stream协议，数据传输基本握手，如图4所示。

图4 AXI-Stream信道数据传输

AXI信道规则

所有的TDATA和TUSER字段被打包成小端格式，也就是一个子字段的第0位与TDATA或TUSER的第0位对齐。

字段不包括在TDATA或TUSER中，除非以这种方式配置了核它需要字段出现。例如，如果核心配置为有一个固定的点大小，没有位分配给指定点大小的NFFT字段。

所有的TDATA和TUSER矢量都是8bit的整数倍。

配置通道

配置通道端口信号如表1所示。

表1 配置通道端口信号

名称	宽度	方向	描述
s_axis_config_tdata	可变	I	承载配置信息：CP_LEN，FWD/INV,NFFT和SCALE_SCH
s_axis_config_tvalid	1	I	由外部主机输入，指示当前数据可用
s_axis_config_tready	1	I	由从机输入，指示从机可接收数据

配置通道（s_axis_config）接口是AXI通道，TDATA字段接口定义如下表2所示，所有需要paded的字段如果未达到8bit边界，则需要扩展到8bit边界。扩展的bit可以未任意值，设计为常量值可节省器件资源。

表2 TDATA字段接口定义

字段名称	宽度	Padded	描述
NFFT	5	yes	转换点数：NFFT为最大转换点数或者更小点数。例如，一个1024点FFT可以计算1024点，512点，256点等。该值为log2(point_size)
CP_LEN	Log2(最大point_size)	no	循环前缀长度：CP_LEN可以是0到（point_size-1）的任意值，该值仅在循环前缀插入有效
FWD_INV	1	no	FWD_INV=1，表示FFT运算； FWD_INV=0，表示IFFT运算。在多通道中，bit0(LSB)表示通道0配置，bit1表示通道1配置，以此类推。
SCALE_SCH	流水线I/O和Radix-4 I/O架构：2×ceil(NFFT/2) Radix-2突发 I/O和Radix-2Lite I/O架构：2×NFFT	no	缩放方案：（1）对于突发I/O架构，每级缩放因子由2bit定义，缩放因子可以为3，2，1，0，代表右移bit数。例如，对于N=1024点，Radix-4突发I/O的缩放因子为[1 0 2 3 2],对于N=128点，Radix-2突发I/O或者Radix-2 Lite突发I/O架构，可能的缩放方案[1 1 1 1 0 1 2] （2）对于流水I/O架构，缩放因子由每对Radix-2运算级定义，也是采样2bit位宽。例如，NFFT=256，可能的缩放因子为[2 2 2 3]，当N不是4的幂次时，最后一级最大bit为1bit。例如，N-512，可能的缩放方案[0 2 2 2 ]或者[1 2 2 2]，但是[2 2 2 2 ]是非法的，因为此时缩放因子的MSB位只能是00或01.