Microchip推出用于数据中心计算的新型CXL™智能存储控制器， 助力现代CPU优化应用工作负载

SMC 2000系列可为下一代CPU和SoC提供DDR存储带宽和容量扩展、可靠性和介质灵活性，提高人工智能和机器学习性能

 
受处理器增加存储通道的限制，来自人工智能（AI）和机器学习（ML）工作负载、云计算和部署于传统并行连接存储器上的数据分析的连续计算需求已达到效率的极限。Microchip Technology Inc.（美国微芯科技公司）今日宣布扩大旗下串行连接存储控制器产品阵容，推出基于Compute Express Link™（CXL™）的新型SMC 2000系列智能存储控制器，使CPU、GPU和SoC能够利用CXL接口连接DDR4或DDR5存储器。该解决方案可为每个内核提供更大的存储带宽和更高的存储容量，并使现代CPU能够优化应用工作负载，从而降低数据中心的整体总拥有成本。
 
低延迟SMC 2000 16x32G和SMC 2000 8x32G存储控制器的设计符合CXL 1.1和CXL 2.0规范、DDR4和DDR5 JEDEC标准，并支持PCIe® 5.0规范速度。SMC 2000 16x32G是业界容量最大的控制器，有16条通道，运行速度为32 GT/s，支持DDR4-3200或DDR5-4800的两个通道，从而大大减少了每个存储通道所需的主机CPU或SoC引脚数量。
 
典型的CXL连接的存储模块包括512 GB或以上存储器，提供了有效的机制来增加处理内核事务可用的存储带宽。这种新的模式转变让数据中心运营商能够根据实际应用需求，部署更广泛的存储器与CPU内核的比例，从而提高存储器利用率，降低总拥有成本。
 
Microchip数据中心解决方案业务部副总裁Pete Hazen表示：“Microchip很高兴向市场推出我们首款基于CXL的串行存储控制器。我们很早就认定CXL是一项颠覆性技术，对相关标准的制定不可或缺。Microchip在存储器基础设施市场持续深耕，致力于提升广泛的SoC应用的性能和效率，以支持高性能数据中心应用不断增长的存储要求。”
 
CXL联盟主席Siamak Tavallaei表示：“成立CXL联盟的初衷是向业界提供一个开放标准，以提升下一代数据中心的性能。我们很高兴看到Microchip作为CXL联盟的重要贡献者，推出了一款CXL解决方案，有助于为高性能异构计算构建新的生态系统。”
 
Microchip基于SMC 2000 CXL的存储控制器采用创新设计，提供可靠性、可用性和可维护性（RAS）功能，将解决方案的效率和性能提升到新的水平。通过CXL连接，SMC 2000外部存储控制器使CPU或SoC能够利用具有不同成本、功耗和性能指标的多种介质类型，而无需为每种不同类型介质集成专门的存储控制器。例如，通过使用带有DDR-4存储器的SMC 2000控制器，仅直接支持DDR5的高级CPU现在也可以重新使用DDR-4存储器扩展。借助双重签名认证和可信平台支持、安全调试和安全固件更新，可确保基于SMC 2000 CXL的控制器系列也能满足所有关键的存储和企业应用安全需求。
 
数据中心应用工作负载需要未来的存储器产品能够提供与今天基于并行DDR的存储产品相同的高性能带宽、低延迟和可靠性。CXL平台是近年来最大的行业颠覆性技术之一，为CPU带来了新的标准串行接口，可将存储器扩展到并行DDR接口之外，为数据中心提供更高的效率和性能。