高速电路的定义

1.

CAN2.0A 是CAN协议的PART A部分，此部分定义了11bit的标识区 。
CAN2.0B 是CAN协议的扩展部分，也叫PART B，定义了29bit的标识区，其它部分与CAN2.0A一样。 
CANOpen是基于CAN协议的应用层协议，可以理解为用户层，即规定了用户、软件、网络终端等之间用来进行信息交换的约定！而CAN定义了物理层和数据链路层，而CANOpen与DeviceNet一样，只定义了OSI模型的第七层。 

CAN2.0A/B是CAN标准的两个部分，只要CAN芯片支持CAN2.0B，则都可以兼容通讯，而CANOpen是上层协议，建立在CAN的基础上的

实验中发现多数情况下，总线上接入一个120欧姆电阻可以实现1米左右的CAN总线通信。但在此还是要说明下，CAN总线上L和H之间的阻值在64欧姆左右才是稳定的状态，也就是说要在两个终端上各挂一个120欧姆电阻。如果线路上有5台CAN总线设备，那么相对位置在中间的三台设备是不能挂载120欧姆电阻的。

2.接口地

 CAN接口电路的 EMC设计方案（工业）_alala120的博客-CSDN博客_can接口电路

3.千兆网和百兆网

千兆网络变压器有四路绕组，也就是四对线,对应网口1/2、3/6、4/5、7/8都要使用，每对速率是250M，收发两个方向的载波频率不一样，网络传输时可以同时收发；

百兆变压器是两路绕组，只用1/2和3/6，收发各用一对线，速率为100M。

4.芯片算力（TOPS, GOPS, MOPS）与精度（int8，int16）

TOPS

TOPS是Tera Operations Per Second的缩写，1TOPS代表处理器每秒钟可进行一万亿次（10^12）操作。

与此对应的还有GOPS（Giga Operations Per Second），MOPS（Million Operation Per Second）算力单位。1GOPS代表处理器每秒钟可进行十亿次（109）操作，1MOPS代表处理器每秒钟可进行一百万次（106）操作。TOPS同GOPS与MOPS可以换算，都代表每秒钟能处理的次数，单位不同而已。

FLOPS
是“每秒所执行的浮点运算次数”（floating-point operations per second）的缩写。它常被用来估算电脑的执行效能，尤其是在使用到大量浮点运算的科学计算领域中。正因为FLOPS字尾的那个S，代表秒，而不是复数，所以不能省略掉。

在这里所谓的“浮点运算”，实际上包括了所有涉及小数的运算。这类运算在某类应用软件中常常出现，而它们也比整数运算更花时间。现今大部分的处理器中，都有一个专门用来处理浮点运算的“浮点运算器”（FPU）。也因此FLOPS所量测的，实际上就是FPU的执行速度。而最常用来测量FLOPS的基准程式（benchmark）之一，就是Linpack。

FLOPS换算
一个MFLOPS（megaFLOPS）等于每秒一百万（=10^6）次的浮点运算，

一个GFLOPS（gigaFLOPS）等于每秒十亿（=10^9）次的浮点运算，

一个TFLOPS（teraFLOPS）等于每秒一万亿（=10^12）次的浮点运算，(1太拉)

一个PFLOPS（petaFLOPS）等于每秒一千万亿（=10^15）次的浮点运算，

MIPS(Million Instructions Per Second)

字面理解为百万条指令/秒，即每秒执行百万级指令数。这是衡量CPU速度的一个指标。像是一个Intel 80386 电脑可以每秒处理3百万到5百万机器语言指令，既我们可以说80386是3到5MIPS的CPU。MIPS只是衡量CPU性能的指标。

DMIPS(Dhrystone Million Instructions executed Per Second)

Dhrystone是测量处理器运算能力的最常见基准程序之一，常用于处理器的整型运算性能的测量。Dhrystone是一种整数运算测试程序。

4.高低速的匹配

5.复位电路

复位电路能让微机系统中电路稳定可靠工作，复位电路最主要的功能是上电复位。一般来说，微机电路正常工作供电电源差不多需要5V±5%，也就是4.75～5.25V。而微机电路是时序数字电路，必须要有一个稳定的时钟信号，所以在电源上电的时候，只有达到VCC大雨4.75V并且小于5.25V还有晶体振荡器稳定工作条件时，复位信号才会撤除，接着微机电路工作。

复位电路在在上电以及复位的时候，控制CPU的复位状态：让CPU一直是复位状态，不会让一上电或者刚复位完就开始工作，这样可以防止CPU发出错误的指令以及执行错误操作，还能够让电磁兼容性能提高。

所以复位电路是很重要的，很多地方都要设计到复位电路，所以选择复位电路，会影响到整个系统工作的可靠性。

无论用户使用哪种类型的单片机，总要涉及到单片机复位电路的设计。而单片机复位电路设计的好坏，直接影响到整个系统工作的可靠性，复位电路作为一个比较重要的原件，建议购买正规企业的产品。

6.斩波（Chopper）

:将直流电变为另一固定电压或可调电压的直流电。
　　也称为直流--直流变换器（DC/DC Converter）。
　　一般指直接将直流电变为另一直流电，不包括直流—交流—直流。
　　直流斩波电路（DC Chopper）种类：
　　6种基本斩波电路：降压斩波电路、升压斩波电路、 升降压斩波电路、Cuk斩波电路、Sepic斩波电路和Zeta斩波电路。
　　复合斩波电路——不同结构基本斩波电路组合。
　　多相多重斩波电路——相同结构基本斩波电路组合。

7.TL431的应用电路

8.串口的硬件流控

9.mos管 BJT的并联使用

10.线与逻辑

11.同步 异步电路

12.电流型和电压型PHY

接法根据PHY是电压型还是电流型确定，电流型PHY，需要偏置电压，49.9端接到电源，电压型过电容端接到地----Trent

网口PHY芯片对于TX与RX的驱动方式有电压驱动和电流驱动之分。最简单的一个识别方式就是看其推荐原理图，

如果网络变压器的中心抽头需要提供一个VCC（3.3V、2.5V等等，下同）电源的就是电流驱动，

如果是直接加一个对地电容就可以的就是电压驱动。

13.CAN和485的通信速率

1、从数据传输速率上看，CAN总线的最大通信速率为1Mbps，不算特别大和以太网相比，但也还可以。相比而言，485总线的最大通信速率为10Mbps，是CAN总线的十倍。在通信速率上，485总线显然是更占优势的。

2、从数据传输距离上看，在无中继的情况下，CAN总线的通信距离可达10千米，而485总线则在1千米上下徘徊，这点CAN总线完胜。

3、在通信安全稳定性上看，CAN总线和485总线都采用了差分电压传输信号的原理，但CAN总线自带CRC检错机制，其通信的延迟性也更低，所以CAN总线的通信安全稳定性更高。

4、在可连接节点设备数上，CAN总线理论上可以连接110个节点，485总线可以连接128个节点，双方差距不大，485总线小胜。

13.SPI和IIC的通信速率

1、定义不同：

SPI：SPI是串行外设接口(Serial Peripheral Interface)的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议，比如AT91RM9200。

I2C ：I2C 总线支持任何IC 生产过程(NMOS CMOS、双极性）。两线――串行数据（SDA）和串行时钟 （SCL）线在连接到总线的器件间传递信息。每个器件都有一个唯一的地址识别（无论是微控制器——MCU、LCD 驱动器、存储器或键盘接口），而且都可以作为一个发送器或接收器（由器件的功能决定）。很明显，LCD 驱动器只是一个接收器，而存储器则既可以接收又可以发送数据。除了发送器和接收器外器件在执行数 据传输时也可以被看作是主机或从机（见表1）。主机是初始化总线的数据传输并产生允许传输的时钟信号 的器件。此时，任何被寻址的器件都被认为是从机。.

2、I2C总线是半双工，2根线SCL SDA；SPI总线实现全双工，4根线SCK CS MOSI MISO。

3、I2C是多主机总线，通过SDA上的地址信息来锁定从设备；SPI只有一个主设备，主设备通过CS片选来确定从设备。

4、I2C总线传输速度100Kbps----4Mbps；SPI可达30Mbps以上。

5、I2C高电平时SDA下降沿标志传输开始，上升沿标志传输结束；SPI总线CS拉低标志传输开始，CS拉高标志传输结束。

6、I2C总线读写时序比较固定统一，设备驱动编写方便。SPI总线不同从设备datasheet来实现读写，相对复杂一些。

QSPI(Quad SPI，四倍速率SPI总线，6线制)

eg：W25Q128BV的Quad SPI Flash存储器的Top View如下图所示

这块芯片一共有8个有用的管脚，其每个管脚的功能定义如下图所示

由上图可知2号管脚DO(IO1)，3号管脚 /WP(IO2)，5号管脚DI(IO0)以及7号管脚/HOLD(IO3)均为双向IO口，所以在编写Verilog代码的时候要把它们定义为inout类型，inout类型的信号既可以做输出也可以作为输入，具体在代码里面如何处理后文会有介绍。

QSPI Flash每个引脚的详细描述如下：

1、Chip Select(/CS)

      片选信号Chip Select(/CS)的作用是使能或者不使能设备的操作，当CS为高时，表示设备未被选中，串行数据输出线(DO或IO0，IO1，IO2，IO3)均处于高阻态，当CS为低时，表示设备被选中，FPGA可以给QSPI Flash发送数据或从QSPI Flash接收数据。

2、串行数据输入信号DI以及串行输出信号DO

      W25Q128BV支持标准SPI协议，双线SPI(Dual SPI)协议与四线SPI(Quad SPI)协议。标准的SPI协议在串行时钟信号(SCLK)的上升沿把串行输入信号DI上的数据存入QSPI Flash中，在串行时钟信号(SCLK)的下降沿把QSPI Flash中的数据串行化通过单向的DO引脚输出。而在Dual SPI与Quad SPI中，DI与DO均为双向信号(既可以作为输入，也可以作为输出)。

3、Write Project(/WP)

      写保护信号的作用是防止QSPI Flash的状态寄存器被写入错误的数据，WP信号低电平有效，但是当状态寄存器2的QE位被置1时，WP信号失去写保护功能，它变成Quad SPI的一个双向数据传输信号。

4、HOLD(/HOLD)

     HOLD信号的作用是暂停QSPI Flash的操作。当HOLD信号为低，并且CS也为低时，串行输出信号DO将处于高阻态，串行输入信号DI与串行时钟信号SCLK将被QSPI Flash忽略。当HOLD拉高以后，QSPI Flash的读写操作能继续进行。当多个SPI设备共享同一组SPI总线相同的信号的时候，可以通过HOLD来切换信号的流向。和WP信号一样，当当状态寄存器2的QE位被置1时，HOLD信号失去保持功能，它也变成Quad SPI的一个双向数据传输信号。

5、串行时钟线

     串行时钟线用来提供串行输入输出操作的时钟。

W25Q128BV的内部结构框图如下图所示

更多详细的内容请阅读W25Q128BV的芯片手册。由于本文要进行4线SPI的操作，但QSPI Flash默认的操作模式是标准单线SPI模式，所以在每次进行4线SPI操作的时候一定要先把状态寄存器2的QE位(倒数第2位)置1，然后才能进行QSPI操作。

最后介绍一下我的开发板上QSPI Flash硬件原理图如下图所示：

14.HDMI

其中

1-9 都是TMDS数据传输实际上用到的引脚，分为0,1,2三组

10-12 为TMDS时钟信号，如当前Video Timing为480p@60Hz（Htotal：800，Vtotal:525），则TMDS clock = 800x525x60 = 25.2MHz。TMDS clock就像是对像素的打包，一个clock分别在三个Channel传输一个像素的R、G、B（8bit）信号。

13 为CEC（consumer electronic control）类似一种扩展的HDMI功能，供厂家自己定制HDMI消息，（比如说你有一台sony的DVD与TV，两者用HDMI线接上，如果你用TV的遥控器可以控制DVD，另DVD执行某种功能，那么该功能的命令信号就是通过TV与DVD间的CEC引脚传输的）

14 为保留引脚，未使用（或者也可以为CEC提供多一个引脚）

15-16 为I2C引脚，用于DDC（Display Data Channel，主要用于EDID与HDCP的传输）传输，具体可以查看。在HDMI的流程中，DDC通信几乎是最先做的（前有Hotplug），因为HDMI的主从两个设备需要通过DDC来获得他们对方设备的EDID，从而得到各种信息，并且通过比较timming以确定以后送出来的timming为最合适的

17 为接地引脚

18 为5v的AC引脚

19 为Hotplug（热拔插）引脚（用于监测HDMI设备有没有存在，如果存在（Hotplug为high）那么可以通过DDC去读EDID），HDMI有规定在HDMI 5vAC断电时source device可以读reciever device的EDID，也就是需要Hotplug为High。其中有两种Hotplug相关的情况会导致HDMI被识别为DVI：

Hotplug为High，不过EDID并没有准备好，那么信号源设备会由于无法读到EDID而认为接收设备为DVI，这样会导致HDMI有图像无声的问题。

Hotplug为Low，也会导致信号源无法读到EDID而认为接收设备为DVI，从而导致HDMI有图无声

在TV这种有多个HDMI通道的情况下，有时会在多个HDMI通道进行切换，切换后HDMI通道应当先初始化，即先把Hotplug拉低，通知HDMI source device之前所用的EDID已经改变，需要重新读取，那么source device在Hotplug被拉高的时候会去读取新的EDID，但是拉低这个过程至少需要100ms，否则source device有可能不会去读取新的EDID，从而输出DVI信号

15.emmc nand nor   FLASH

存储颗粒与外部控制器

flash内部有一个存储颗粒，只跟flash本身功率有关。如nand,nor flash.

nandflash中的存储颗粒也有技术差异，如sic、mico

这些东西是内部封装起来的用干存储的内核，对外编程的接口还需要一个外部控制器。

我们买到的flash芯片，其实是内部的flash存储颗粒+外部封装的控制器来构成的。即，对外是外部控制器，对内是存储颗粒。

存储颗粒决定容量大小，外部用什么控制器访问，不过大部分的内部存储颗粒都是一样的。全世界做这个的也没有几家。

外部控制器会影响读写速度，就比如U盘读写速度的差异。存储颗粒也会影响。

常见的flash对比

像EMMC、SD、MMC.SPIFLASH、NANDFLASH内部都一样用的是NAND存储颗粒，对外通过不同的控制器实现了不同的协议，所以外部可以通过不同的协议去访问它。

如SPI FLASH内部是NAND存储颗粒，对外的接口是用SPI协议开放出来的。主芯片若想与SPI FLASH对接，只需要其支持SPIFLASH就可以了

NAND FLASH是最原始的NAND接口，其本身有它的时序特征，时序会非常复杂。这样就会非常麻烦，对干芯片来说还需要一个NAND控制器，接口复杂。

如果没有专门的NAND控制器，有SPI控制器就行了。而市面上的大部分芯片都有SPLFLASH。

NANDFLASH现在用的越来越少了，因为NANDFLASH的兼容性不好。EMMC是无缝替换，不同容量的封装兼容，换一个容量或厂家什么都不用改

接口简单就是SPL FLASH最大的优势

内置还是外接Flash

但是如stm32SPI内置的成本非常高，内置1M或2MFlsah的成本比内置512k或256k的成本高出一倍不止。内置Flash的成本可能会占到整个MCU成本的一半甚至更多。

所以现在很多的单片机都倾向干外挂一个SPLFlash，外挂的就特别便宜。买一个8M只有几块钱，板载16M的不到20块。内置的话就不可想象。

如果需求是512M或者1G以上的这种大容量的建议选择EMMC(板载)及SD(TF卡)。现在的手机都逐渐由外扩的SD(tf卡)转为EMMC(板载)了。

使用难度

很多MCU或CPU在需要外扩一个8M、16M、32M、64M这个容量的外部存储器时，选择SPIFlash是很好的。成本低

NANDFlash控制器是最老的，EMMC、SD等都比NANDFlash更新一些，更好一些。

flash选择总结

要大还要板载，就选EMMC

要大还要灵活，就用SD

要小、成本低，就用SPIFlash

更小，只有几个字节，就用EEPROM

NANDFlash被淘汰的原因

NANDFLASH现在用的越来越少了，因为NANDFLASH的兼容性不好。

EMMC的优势

比如iphone的64g 128g版本，用的就是EMMC方案

如EMMC是有接口规范的，很多东西是在接口内部实现，不需要用户去实现。

主CPU通过EMMC接口对不同的存储颗粒实现了共通管控，用的是8g还是16g的卡是直接自动识别的

EMMC在封装上本身就是pin to pin的，要换不同容量、不同厂家的芯片，什么都不用改，可以无缝替换。

所以EMMC的涉及是更加优秀的，比直接使用NANDFlash要好很多

eMMC存储器其实就是在原有内害存储器的其础上，额外加了一个控制芯片，最后再以统一的方式封装，并预留一个标准接，类似台式机里面的硬盘。eMMC从协议版本上分为eMMC4.41，eMMC 4.5eMMC.5.0，eMMC5.1，不同的版本，速度区别很大。通常16GB以上容量，需要选用高版本型号，否则在大批量数据读写的时候会很慢。16GB或以下容量，选用低版本速度自然会慢一些，但相对于高版本不是特明显。这好比坐火车，短途旅行高铁跟动车差别不大一样，但是长途旅行，总的时间就差别很明显。

芯片PCB上的引脚分153ball和169ball，其实这2种引脚是兼容的，后者比前者多出的16个Pin是空脚(其实真正有用的也就10多个引脚，其他的都是为了固定芯片用的，芯片内部没有接线)，没有任何信号定义。

有经验的工程师，在PCBLayout时，会在PCB上预留最大尺寸的丝印为止，焊盘会画成169ball的，这样就可以兼容153ball的芯片。

 

 

DDR3和eMMC区别

1. 存储性质不同；
2. 存储容量不同；
3. 运行速度不同；
4. 用途不同。

具体区别如下：

1、存储性质不同：eMMC是非易失性存储器，不论在通电或断电状态下，数据都是可以存储的，而DDR3内存是易失性存储器，断电同时，数据即丢失。

 

2、存储容量不同：eMMC的存储容量要比DDR3内存大3-4倍，常见有32G，而DDR3内存容量相对较小，常见有2-8G。

3、运行速度不同：DDR3内存运行速度要比eMMC快得多。

4、用途不同：eMMC主要用于数据存储，而DDR3内存主要用于数据运算。eMMC 主要是针对手机或平板电脑等产品的内嵌式存储器标准规格。用来提供标准接口并管理闪存。在手机或平板电脑中，DDR3内存可称之为运行内存，而eMMC可称之为存储内存。

ADD eMMC:

eMMC（Embedded Multi Media Card）也是一种使用兼容MMC协议的芯片，和MMC的区别如其名，eMMC经常被用于嵌入式环境中，而MMC一般用作外接设备的标准。eMMC = NAND flash + 控制器 + 标准封装接口。
很多卡内部的存储设备用的都是NAND flash， 单纯nand flash和这些卡的区别，就是nand flash是上面这些卡内部真正的存储单元。
emmc的特点：
1. 有四种尺寸：BGA153-11.5x13, BGA169-12x16, 12x18, 14x18
一般长相如图:

 

2. eMMC内部可以很好对MLC/TLC进行管理，有ECC除错机制，区块管理，平均默写存储区块技术，低功耗管理等。
3. 厂商不必再为NAND Flash的大小/规格重新设计硬件了，直接用eMMC就好了。

在以前，每次NAND技术换代的时候，手机客户端也要重新设计，手机制造商需要选择新的与NAND flash匹配的soc芯片，而soc厂商一般要针对这款NAND flash，重新设计soc芯片（主要是内部的nand flash ccontroller)，这种方式十分麻烦。

在推出emmc后，soc厂商只需要在芯片上加上一个可以与mmc标准通信的控制器（一般叫做sdmmc controller/sd controller)，这个控制器可以支持某种/某几种emmc标准。同时emmc芯片封装好NAND flash，向外也提供一个统一的emmc 接口(如emmc 4.3/4.4)，此时只要给soc芯片选定好一个emmc接口，连上二者即可通信了。

16.USB3.0

    对于USB来说，每一个通道有两个差分对，一个用于发送，一个用于接收。PCIe也一样是全双工通信，会同时发送和接收数据，通道的定义也符合这一点。下图为USB Type-C母座，共有两个通道，即高速通道0和高速通道1，我们称之为Lane 0 Adapter和Lane 1 Adapter。即通道0适配器和通道1适配器 。这里的适配器可以当做信号转换器来理解。USB是全双工通信，每一个通道有两个差分对，一个用于发送，一个用于接收。

usb3.0的信号里面既有3.0的通道，又有2.0的通道，要把2.0的信号通道引到其中的通道上，3.0的接口才可以向下兼容2.0的设备。

17：AC耦合电容摆放注意事项：
1，按照design guideline 要求放置
2，没有guideline，如果是IC 到IC，请靠近接收端放置
3，如果是IC 到连接器，请靠近连接器放置
4，尽可能选择小的封装尺寸，减小阻抗不连续

PCIE信号：每一路差分信号均要串一个0.1uF的电容，放置位置为靠近驱动端即TX端;
USB3.0信号；0.1uF靠近TX;
SATA：为了避免信号反射及过压保护防止芯片被损坏，0.01uF电容放在靠近连接器端。

https://suisuisi.blog.csdn.net/article/details/88849228?spm=1001.2101.3001.6650.1&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7ECTRLIST%7Edefault-1-88849228-blog-95973132.pc_relevant_default&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7ECTRLIST%7Edefault-1-88849228-blog-95973132.pc_relevant_default&utm_relevant_index=2

18：5R、X7R、Y5V、Z5U之间的区别是什么？

区别主要还在于温度范围和容值随温度的变化特性上。下表提示了这些代号的含义。

19：MIPI  GSML 的并转串，串转并方案

CSI和DSI是MIPI标准的一种，因为MIPI在移动领域应用范围太广了，各种外围设备都可以用它来传输信息，所以，MIPI联盟给不同的外设接口定义了版本名，CSI是for Camera的，DSI是for Display的。而且这些标准不单包括物理层的时序定义，还包括上层的传输协议/数据处理协议和应用层协议。

MIPI信号是串行的！！！！之所以是串行，在phy层的时候进行了并转串的转换，再进行传输！并且虽然它最多有4条数据通道，但是是相对独立的，不是并行传输的意思。

MIPI信号是并行的，cpu也是并行的，所以可以一对一连接，但是并行传输的排线距离较短，不适合长距离传输，这种情况下，适合用同轴电缆传输，同轴电缆都是串行数据，所以通过GMSL转成串行的，Cpu端再通过串转并芯片转成并行数据！

应用：

1.方案介绍:

1)基于美信MAX9286全数字接口芯片，提供高达1.5Gbps的数字传输

2)通过同轴线缆传输

3)提供4路720P高清影像输入，LVDS/ Parallel RGB高清影像输出

4)2D/3D全景环视集成ADAS功能，超高性价比

5)主处理器基于HI3519芯片

方框图如下：

GMSL(Gigabit MultimediaSerial Link)，是串行器和解串器构成的传输链路，基于LVDS传输，很多域控制器上直接使用GMSL4通道解串器，同时支持4路摄像头数据传入，例如在AVM(Around ViewMonitor)中，需要多路摄像输入。

LVDS是现在常用的高速传输方式，是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps甚至几Gbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

差分技术：LVDS、MLVDS、CML、LVPECL

SerDes信号层采用的LVDS工作在155Mbps~1.25Gbps之间，而CML(电流模式信号)在600Mbps和10+ Gbps，

因此现在SerDes一般使用CML。但是LVDS和CML信号可以互通，但要有外接电阻做电平转换。

20：用示波器测试眼图有三种方法，根据测试效果和对示波器的要求来分，如下:

1，示波器带有眼图测量功能。这种情况下，直接打开功能，仪器自动测试，自动恢复时钟并测试出张开度、抖动等参数，效果最好，而且是定量测试

2，示波器不带眼图测量功能，测试的信号包括数据线和时钟线。这时可以使用时钟信号作为触发信号来测试数据信号的眼图。这种方法也很不错，可以比较准确的看出眼图形状，误差小，操作简单

3，示波器不带眼图测量功能，信号只有一根数据线，这个时候是不能做眼图测试的，如果一定要测也只能定性测试，方法是:使用示波器上升沿触发信号，并将触发点迁移到不能移动为止，触发示波器，打开波形保持，可以大致看信号的眼图，但是结果会偏好，至少抖动会偏小

 

 

 

21：什么叫爬电距离

爬电距离是沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。即在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象。

UL、CSA和VDE安全标准强调了爬电距离的安全要求，这是为了防止器件间或器件和地之间打火从而威胁到人身安全。

绝缘子爬电距离是指绝缘子正常承载运行电压的两部件间沿绝缘表面的最短距离或最短距离的和。

22.带通滤波器形式

23.pcb布线线宽与电流的关系；过孔与过流的关系

推荐走线宽度：正常10mil=0.0254mm ,若两线间距太小,考虑8mil=0.2mm

推荐过孔：信号过孔0.3mm/0.5mm,电源地过孔0.3mm/0.6mm

1 英寸=1000 密耳(mil)

10mil=0.254mm

一、关于PCB走线的过流能力

PCB走线的过流能力都与哪些因素有关，目前考虑有走线线宽、铜箔厚度、走线长度、温升这些因素

下面我们逐个分析及整体分析

1、走线线宽、铜箔厚度以及走线长度对过流能力的影响

通过网上的收集及整理，统计出了下面的表格，大家做参考即可。

2、通过的电流大小引起的温升

这里可能有个误区，很多人看成，温升越高，通过的电流越大；实际是通过的电流大小不同，引起的温升。

3、PCB线宽与载流能力计算公式

载流能力计算：

先由I、K、T导出A，再由A、d导出W（单位为mil）。常用PCB的覆铜厚度d=1.378mil，加厚的可查表或咨询厂家得到，温升T取10摄氏度。

4、举例子

例子1：

弱电DC4V，需要2A的电流，铜厚为1OZ，走线长度为7cm，我们走线时应该如何走线？

（1）、根据表格查询，我们大概能估算出，选用的线宽要在1.5mm左右；

（2）、根据计算公式，温升选用10摄氏度（要根据实际情况），可知W=0.7mm，取值2-3倍，也大概为1.5mm。

例子2：

强电AC220V，需要5A的电流，铜厚为2OZ，走线长度为3cm，我们应该如何走线？

（1）、根据表格查询，我们大概能估算出，选用的线宽要在3mm左右；

（2）、根据计算公式，温升选用10摄氏度（要根据实际情况），可知W=1.17mm，取值2-3倍，也大概为2.3mm。

二、关于PCB过孔的过流能力

关于过孔的过流能力介绍，大家参考一下一搏科技的文章介绍：

PCB过孔的孔径大小对通流的影响

那我们还是拿上面的例子做介绍：

例子1：

弱电DC4V，需要2A的电流，铜厚为1OZ，走线长度为7cm，如果打过孔，应该打几个，过孔是多大？

我们可选用20mil的过孔孔径，打3-5个。

例子2：

强电AC220V，需要5A的电流，铜厚为2OZ，走线长度为3cm，如果打过孔，应该打几个，过孔是多大？

我们可选用20mil的过孔孔径，打8-10个。

三、是否有其他增大过流能力方法？

1、正反面走线，如下图所示：

2、添加铜箔镀锡（sloder层），如下图所示：

3、短接线方式：

手里没有合适的图就不贴了，其实也很简单，就是用硅胶线或者其他线材代替PCB走线，因为硅胶线的过流能力更好，1.5mm2的硅胶线都可以用在10A的线路上。

————————————————

24.pcb布线关键信号是包地

在PCB Layout中对于关键信号线两边是否地包，在平时做设计的时候经常看到有人纠结于包地这个问题。可能受到板子大小的限制，又听说包地能让信号屏蔽更好，于是在重要的时钟线差分信号两边都尽量画上两条细细的地线。实际上这种做法不一定就对信号有好处，有时可能还会适得其反带来更多问题。 

        包地主要的作用是为了减小串扰。那么除了包地以外还有什么方法能减小串扰呢？增加信号间距还有让信号和参考平面紧耦合。如果是多层板，减小参考平面和信号层的距离，可以更好的控制阻抗的同时能够让信号与参考平面紧耦合，减少信号对附近信号的干扰。在通过增加信号线间距就能很好的减小串扰，这时候对信号包地的作用就不明显了。尤其是空间比较小的情况下，加一根细细的地线，相当于在两根信号线之间又增加了一根信号线，而地线上面并不是我们认为的一个“干净”的地，它会把其他信号的干扰又传导到这这里来。所以有空间包地 还不如拉开两信号之前的距离。

        有人说，不光要加地线包地还要在地线上多打地孔。当然，这样的效果会比较好。但是既然能打地孔说明包地线宽最小也要有十几个mil了，再加上线间距，原有两根信号线间距都足够满足4W了，这样串扰本身就很小了，去掉包地信号也不会增加多少串扰。

        如果是两层板，没有参考平面，那么重要信号的包地就很重要。包地线的宽度要尽量宽，最好在信号宽度的两倍以上。同时多打过孔，过孔间距小于信号线上信号波长1/5。

       在一些非高频的单片机布线中，晶振、串口、重要的信号线、中断信号等进行包地处理。

25.固件的作用

固件是更靠近硬件的软件代码，起到一个管理硬件状态以实现标准化接口的作用。BIOS无非是主要和用户操作系统内核打交道的固件，别的硬件的固件则各自和对应的驱动打交道。这些固件的作用用一句话来总结就是“将硬件的功能提供给对应驱动进行管理和调用”。

固件的存在主要是为了隔离用户软件和硬件各自的实现细节，方便对接。固件是硬件厂商设计制作的，它更“了解”硬件，于是它能够将硬件的具体细节隐藏掉，让用户操作系统只需要去按照一个标准化的方式去操作硬件。驱动那边则负责隐藏用户操作系统的细节，使得硬件能够不需要了解操作系统的细节就能运作，从而让硬件能够简单地跨平台工作。

26.基于TL431精密稳压源的过压保护电路

27

 

SerDes技术

Figure2.1 Basic Blocks of a typical SerDes

图中蓝色背景子模块为PCS层，是标准的可综合CMOS数字逻辑，可以硬逻辑实现，也可以使用FPGA软逻辑实现，相对比较容易被理解。褐色背景的子模块是PMA层，是数模混合CML/CMOS电路，是理解SerDes区别于并行接口的关键，也是本文要讨论的内容。

发送方向(Tx)信号的流向: FPGA软逻辑(fabric)送过来的并行信号，通过接口FIFO(InterfaceFIFO)，送给8B/10B编码器(8B/10B encoder)或扰码器(scambler)，以避免数据含有过长连0或者连1。之后送给串行器(Serializer)进行 并->串 转换。串行数据经过均衡器(equalizer)调理，由驱动器(driver)发送出去。

接收方向(Rx)信号的流向, 外部串行信号由线性均衡器(Linear Equalizer)或DFE (DecisionFeedback Equalizer判决反馈均衡)结构均衡器调理，去除一部分确定性抖动(Deterministic jitter)。CDR从数据中恢复出采样时钟，经解串器变为对齐的并行信号。8B/10B解码器(8B/10B decoder)或解扰器(de-scambler)完成解码或者解扰。如果是异步时钟系统(plesio-synchronous system)，在用户FIFO之前还应该有弹性FIFO来补偿频差。

28.声卡中的 line in line out

Line In：用来输入未经放大芯片放大的模拟音频信号。

Mic：用来连接麦克风。

Line Out：用来输出未经放大芯片放大的模拟音频信号。

Speaket Out(现在通常和Line Out合为一个插孔)：用来输出经放大芯片放大的模拟音频信号。

Line In/Out传递的是只经过A/D或D/A芯片转换后的信号，还原度较高；而Speaker Out输出的是经放大芯片(例如TDA1517P)放大过的信号，声音会产生一定失真(但很小，人耳几乎不能察觉)。

如果音箱上有放大电路，则连接到Line Out，如果没有放大电路则连接到Speaker Out。无源音箱如果连接到Line Out上可能出现声音很小或是声音不正常的现象。音频线line in接口，用于接驳主板背板的声卡口的声音输出，连线后可用于显示器自带的喇叭播放。

LINE－IN是线路输入的意思。它主要是用于通过专用的线路进行录音或转录的，一般在MP3上见的较多，如果MP3上有这个功能，说明这个MP3支持CD直录，可以直接把CD转录为MP3。

LINE-IN是直录线，是录音用的，其功能是把该线一端插入其它器具的音频输出端（比如声卡、MP3、随身听、CD机等连接音箱、耳机的插孔），一端插入到MP3播放器的LINE-IN孔中，然后直接把声音录入到你的MP3播放器了。比如，你和你的朋友都有MP3播放器，而他的机子里有一首歌你非常喜欢，你想把它拷到自己的机子里，可是一时有找不到电脑可以传输，又或者你们有人忘了带数据线，不过恰好你的机子带有LINE-IN功能（也就是直录功能），恰好你还把LINE-in线带在身上，于是你就可以把你喜欢的歌录到你的机子上了。因为直录是把声音播放器播放的声音直接录入到机子里，避免了外部环境的干扰，因此效果要比外录的效果好很多。

如果你有设备有Line Out接口，又想在电脑上录制外部音源的声音，则可以将其连接到声卡的Line In接口上(通过一根两头都是3.5mm音频插头的连接线)。如果只用电脑输出声音的话，建议在系统音量控制中将其他不用的通道设置为静音(尤其是麦克风通道)，这样可以降低系统背景噪声。

line in是音频输入口，line out是音频输出口，音箱应该接在 line out口上

line in: 主要指声音(信号)输出.line out: 主要指声音(信号)输入.是否可以接音像要看你的audio芯片(声卡芯片)是什么规格。Line out 可以接2.1音箱.

音频接口：音频模拟接口包括Line In、Mic In、Speak Out和Lille Out。Line In接口主要用于将磁带上的音频信号传输到电脑硬盘中保存成文件，它通常与另一端设备的Line Out接口相连。Mic In接口主要用于连接麦克风，因而能实现录音、在线聊天。Speak Out和Line Out两个接口都能将声卡处理后的模拟信号输出到音箱等音频设备上，很多主板会将它们合二为一，即在机箱背面只能看到一个音频输出接口。

29.趋肤效应

        定义：当导体中有交流电或者交变电磁场时，导体内部的电流分布不均匀，电流集中在导体的“皮肤”部分，也就是说电流集中在导体外表的薄层，越靠近导体表面，电流密度越大，导体内部实际上电流较小。结果使导体的电阻增加，使它的损耗功率也增加。这一现象称为趋肤效应（skin effect）。

       在计算导线的电阻和电感时，假设电流是均匀分布于它的截面上。严格说来，这一假设仅在导体内的电流变化率（di/dt）为零时才成立。另一种说法是，导线通过直流（dc）时，能保证电流密度是均匀的。或者电流变化率很小，电流分布仍可认为是均匀的。对于工作于低频的细导线，这一论述仍然是可确信的。

       但在高频电路中，电流变化率非常大，不均匀分布的状态甚为严重。高频电流在导线中产生的磁场在导线的中心区域感应出最大的电动势。由于感应的电动势在闭合电路中产生感应电流，在导线中心的感应电流最大。因为感应电流总是在减小原来电流的方向，它迫使电流只限于靠近导线外表面处。效应产生的原因主要是变化的电磁场在导体内部产生了涡旋电场，与原来的电流相抵消。

30.常见处理器选型

31.复位信号的必要性

        复位信号的基本作用是将电路强制到一个确定的状态 。在实际设计中是否需要复位，取决于芯片的应用和功能，如果一个芯片不需要一个确定的起始状态，则没有必要使用复位信号；相反，如果芯片的正常工作必须从一个确定状态开始，那么复位信号就是必须的。

复位信号最基本的目的是使硬件电路能够进入一个稳定操作的确定状态

总的来说，认为不论对于系统来说是否需要，一个芯片的所有触发器都应该是可以复位的。（在一些高速应用中，除去一些触发器的复位可以提高设计的性能，例如应用在流水线的寄存器）。

在选择复位实现的策略之前，需要思考一些问题。比如

使用同步复位还是异步复位；

是否每个触发器都要收到复位信号；

复位树的要求；

如何验证复位信号的时序；

怎样测试复位功能；

多时钟域的设计中实现如何复位等等。

两种复位方式-线与逻辑，一直手动MR复位，reset输出，一种看门狗输出，需要不断喂狗。

两种复位方式-线与逻辑，一直手动MR复位，reset输出，一种上电复位，也是reset输出；

专用的复位芯片：

复位宽度 复位电平

32.时序问题

33.USB接口

信号定义

电路部分：

‍CPU端

‍防护

‍叠型连接器

PS:在TX端放置耦合电容,且最好放在连接器端

33.ARM Contex-A系列处理器

如图所示，绿色的部分都是v7-A的架构，蓝色的是v8-A架构，基本上绿色都是可以支持到32和64位的，除了A32，只支持到32位。在右边的每个部分，比如说需要高效能的最上面的A15-A73这个部分是最高效的，接下来就是比较注重整个效率的部分了，中间那个部分是比较高效率的，最下面那栏的是效率最好的，在电池的效能方面达到了最好的标准。
 

　　如果非要给他们一个排序的话，从高到低大体上可排序为：Cortex-A73处理器、Cortex-A72处理器、Cortex-A57处理器、Cortex-A53处理器、Cortex-A35处理器、Cortex-A32处理器、Cortex-A17处理器、Cortex-A15处理器、Cortex-A7处理器、Cortex-A9处理器、Cortex-A8处理器、Cortex-A5处理器。　　

      审核编辑：彭静