不同应用场景设计相应拓扑结构方案的方法

 

型号为AS4C256M16D3B-12BCN的Alliance DDR3具有800Mhz的时钟速率，信号传输速率非常快，它对时序和信号质量的要求相应的也非常高，当产品中采用多片AS4C256M16D3B-12BCN时就会涉及到内存传输拓扑结构问题，需要设计相应的拓扑结构方案才能保证产品低成本、高信号质量且具有良好的时序余量。

以下为笔者以一款车载音响系统项目的DDR3（型号AS4C256M16D3B-12BCN）拓扑结构设计方案为例，来说明AS4C256M16D3B-12BCN在不同应用场景中各拓扑结构设计方案优劣，让读者在使用AS4C256M16D3B-12BCN过程中，掌握根据不同应用场景设计相应拓扑结构方案的方法。   

首先介绍下内存传输系统可以采用的两种拓扑结构：T型拓扑（或称树状拓扑）和Fly-by拓扑 。      

图1 T型拓扑示意图

图1为T型拓扑示意图，它的特点是AC/AB等长，也就是说它的每条分支都等长；图2为DDR3 T型拓扑结构图。    

  

图2  DDR3 T型拓扑结构图

采用T型拓扑结构的优点：容易实现等长走线，利于时序控制。

其缺点如下：

（a）信号在被发送到各个内存模块前会先到达一个中心节点，在节点处阻抗发生变化引起信号反射；

（b）T型结构每个分支的长度都无法控制到很短（只有分支≤20%Tr时，信号质量不受影响，Tr为信号的边沿时间），从而导致信号完整性恶化；

（c）负载的增加也会导致容性增加，信号完整性恶化；

这限制了其在高速系统及多分支负载中的使用。T型拓扑可采用串联端接，其波形质量对等长敏感。

Fly-by 拓扑

Fly-By是分支更短的菊花链拓扑形式，图3 DDR3内存的时钟、地址、控制命令均采用了Fly-by拓扑结构，将命令和地址信号以及CLK串联到各个内存模块上，并在末端配备合适的电阻。在该拓扑结构中，信号可在不同的间隔时间内到达不同的内存模块，即具有Write Leveling和Read Leveling功能，可延迟遭遇内存模块输入容性负载的时间。这样一来，通过容性负载的减少，且最远分支末端加上终端匹配电阻吸收反射来提高信号完整性，DDR3可以在不影响数据速率的同时提供更高的信号传输速率并提升内存系统的扩展性。图3给出了DDR3内存系统采用的Fly-by拓扑结构。

图3 DDR3 Fly-by拓扑结构图

可以看到，Fly-by拓扑的分支非常短，因此阻抗变化更小反射更小，能改善信号质量；但由于Fly-by的分支很短， 那就存在内存控制器到各个内存之间接收信号时间上的差超出时序容限的情况，因此，要使用Fly-by拓扑，内存控制器必须拥有相应的延时调整机制，这种机制叫Write Leveling或Read Leveling ，它能补偿时钟和各选通信号之间的延时差，调整时序容限；

本车载音响系统项目的DDR3拓扑结构在PCB主板上的布线图

图4是此车载音响系统项目在两片DDR3时的T型拓扑布线图，其中红框内是DDR3内存；图5是四片内存时T型拓扑结构下的布线图；图6是四片DDR3的Fly-by拓扑布线图，如果把图6中黄框内的两片内存去掉，就成为两片DDR3的Fly-by布线图。

图4   两片DDR3的T型拓扑布线图

图5  四片DDR3的T型拓扑布线图（另两片放在板子背面）

图6  四片DDR3的Fly-by拓扑布线图

T型拓扑方案和Fly-By拓扑方案分别在什么情况下使用？

通过对此车载音响系统项目的四种（两种拓扑、两种DDR3数量）布线方案进行仿真和实测，我们可以发现，在产品采用两片AS4C256M16D3B-12BCN的情况下使用T型拓扑和Fly-by拓扑，其信号质量和眼图差别不大（见图7和图8），而使用四片AS4C256M16D3B-12BCN时，相较于T型拓扑，Fly-by拓扑下的质量波形和眼图则要好得多（见图9和图10）。

 图7 两片内存负载下T型拓扑和Fly-by拓扑波形

图8 两片内存负载下T型拓扑和Fly-by拓扑眼图

图9 四片内存负载下T型拓扑和Fly-by拓扑波形

图10 四片内存负载下T型拓扑和Fly-by拓扑眼图

可见，当产品采用两片AS4C256M16D3B-12BCN时，采用T型拓扑和Fly-By拓扑信号质量差不多，但T型拓扑更易于控制时序，因此应该采用T型拓扑；当采用四片或四片以上AS4C256M16D3B-12BCN时，如果内存控制器即具有Write Leveling和Read Leveling功能，则应该实施Fly-by拓扑方案，它的信号质量更好、时序裕量更大。　　

      审核编辑：彭静