DC-DC变换器FB分压电阻设计

上期回顾：合适的比例，让效率曲线更加优美

本期内容

DC-DC 变换器中有一个很不起眼的设计 —— FB 分压电阻，但常常让工程师困惑不已，比如：

阻值设计为多少，可以随便取值吗?

更改输出电压，改上分压电阻值还是下分压电阻值呢?

明明已按照规格书推荐取值设计，为什么变换器还是有异常?

图1：FB 上下分压电阻值的量级组合方式多种多样

下面为大家一一介绍 FB 分压电阻设计给整个变换器带来的影响，以便获得更优设计。

影响之一：待机功耗

电阻者，能量消耗点也!

下面这组数据(图2)会展示对于 Low Iq 的 DC-DC，FB 分压电阻取值数量级不同会有多大的差异，以 MPS 公司的产品 MPQ4430 为例，R1, R2 为分压电阻。

图2：FB 分压电阻取值数量级不同带来的效率差异

优化产品待机功耗，尤其是含电池的产品，可以同比例增大 DC-DC 中 FB 分压电阻的取值。

影响之二：输出电压精度

降低待机功耗需要增大 FB 分压电阻的阻值，那该取值是否越高越好?

FB 是运放的负输入端，会吸取一定电流，当 IFB 占分压网络电流比重较轻时，可以忽略;但是当比重较大，也就是分压电阻选值偏大时，就不能忽略 IFB，从公式中可以看出由于 IFB 的存在，实际的输出电压会高于预设值，造成电压精度变差。

图3：计算输出电压

所以，建议选取分压电阻阻值时，流过分压电阻的电流大于50倍 IFB。

影响之三：环路特性

除了对电气性能的影响之外，对于芯片内部的环路特性，FB 电阻也会造成一定影响。

当反馈网络只是单电阻的情况时，电压型运放，误差放大器增益与上分压电阻 R1 有关，在动态负载对纹波有要求的场景，我们可以调整 R1 阻值做进一步优化;而电流型运放，运放的增益 GEA(S) 与 R1，R2 各自的取值并无直接关联，但与两者的比值相关。

图4：电压型运放和电流型运放

因此对于不同输出电压场景(1V / 1.2V / 1.8V / 2.5V / 3.3V / 5V)，建议固定上分压电阻阻值，更改下分压电阻阻值，来获得近似的环路特性。

图5：输出电压不同时，更改下分压电阻

介绍了 FB 分压电阻的取值，还需要着重关注 FB 管脚的布线。

前面提到 FB 是误差放大器的负输入端，这是个高阻抗脚位，因此容易耦合一些噪声，在实际应用中，常常会遇见分压电阻 R1 和 R2 放在输出电容端，导致 FB 走线较长(图6)，这条走线充当了天线，更加容易耦合非真实反馈，继而引起输出电压变化或者不稳。

图6

在电路布线中，我们需要 FB 走线尽可能短，分压电阻 R1 和 R2 应靠近 IC 的 FB 管脚布置，而 Vout 是直流电平，抗干扰能力强，可以做长走线(图7)。

图7

一般在输出电流只有几个安培时，R2 的地可以选择在芯片的地附近连接。但是如果输出电流>10A，且地走线敷铜有限时，地线上会损失电压，导致实际的输出电压会比预设电压小，这种情况，我们建议做远端采样(图8)。

图8

最后，建议FB走线要注意以下几点：

第一要素是要尽可能短;

第二要素同面直连，且周围不要有干扰源，比如开关管，电感，以及不干净的地。

本期 MPS 电源小课堂关于 FB 分压电阻的设计就分享到这里，希望对大家有所帮助。

审核编辑：汤梓红