电磁兼容性(EMC)设计指南

像我们讨厌承认的那样，EMC工程师和PCB设计人员在设计或评估PCB或诊断EMC问题时，都非常依赖设计规则(或者说设计指南)。但是，如果我们在设计PCB的时候，不顾及每个设计指南的重要性而只想满足尽可能多的设计指南的话，最终成型的PCB很可能比不参考设计指南还要差。对于EMC工程师或PCB设计师来说，重要的是能够确定在特定的设计中，哪些设计指南绝对必须遵守，哪些指南不那么重要。这样做的能力来自于识别任何给定设计中可能的源，天线和耦合路径的位置。相较于套用通用的设计指南，通过系统的方法将EMC性能要求与设计指南联系起来会是更好的一种选择。

最重要的电磁兼容性(EMC)设计指南

指南1：(通用)最小化高频电源和信号电流的循环面积

几乎在每本EMC设计指南里都会提到这个简单的规则。然而，当PCB设计者试图去满足其他设计指南时，这条简单规则往往就被牺牲掉了。许多情况下，PCB设计者甚至不知道信号电流流向哪里。数字电路设计者更多地考虑的是信号的电压，而信号完整性和EMC设计师往往考虑的是信号的电流。

关于信号电流，有两点是电路工程师必须要了解的：

信号电流总是回到它们的源(例：电流路径总是一个闭环)

信号电流总是沿着最小阻抗流动

在MGHz甚至更高的频段，我们可以很容易识别出信号电流的路径。这是因为高频时最小阻抗往往就是最小电感的路径，电流返回尽可能接近输出电流的路径。在低频(通常是kHz或更低)，最小阻抗往往是最小电阻的路径。低频电流更难去追踪，因为它们会分散。电流返回路径可能与输出电流路径距离相对较远。

指南2：不要拆分、隔断或切割信号返回平面

当然，有些情况下的确需要在返回平面上放置一个合理的隔断，但是这种情况毕竟较少发生而我们又总是要控制低频电流的流动。最安全的经验是采用一个用于返回所有信号电流的实体全覆铜平面。在我们预期到低频信号易感或者可能干扰到电路板上电路的情况下，用一根导线或单独一个层来引导返回电流到源。通常来说，永远不要拆分、隔断或切割信号返回平面。如果你确信要使用隔断来避免低频耦合问题，请向专家咨询。不要依赖设计指南或应用笔记，即使这些指南或笔记在其他人相似的设计中奏效过。

指南3：不要在两个连接器中间布设高速电路

在实验室审查或评估的电路板设计中，这是遇到的最常见的问题之一。很多时候，简单的电路板设计，本可以毫无麻烦地满足EMC要求，却因为违反了这个简单的规则而产生严重EMC问题。为什么连接器的位置如此重要?在低于几百兆赫兹的频率下，波长在一米或更长的数量级。PCB上的任何可能的天线部件本身往往都是很小的，因而不太可能构成有效的天线部件。然而，连接到电路板的电缆或其他设备的长度足以形成相对有效的天线部件。流过导线并通过实体(全覆铜)平面返回的信号电流会导致平面上任意两点之间的电压差。这些电压差通常与在平面中流动的电流成比例。当所有连接器沿着电路板的同一个边缘放置时，它们之间的电压差往往可以忽略不计。然而，位于连接器之间的高速电路可以容易地在连接器之间产生几毫伏或更大的电位差。这些电压可以将电流驱动到连接的电缆上，导致产品超出辐射发射要求。

指南4：控制信号转换时间

一个以100MHz的时钟速度运行的电路板绝对可以满足在2GHz处的辐射发射要求。一个波形良好的数字信号的大量功率都在较低次谐波处，而高次谐波处没有多少功率。通过降低数字信号的转换时间，我们可以最好地控制高次谐波频率的功率。虽然转换时间过长会导致信号完整性和热问题，但是必须在这些竞争性要求之间达成工程上的妥协。根据不同的应用，转换时间需要大于或小于位周期的20%。总之，转换时间不能随意选取。有三种常见的方法来控制数字逻辑的上升和下降时间。

使用受控转换速率的逻辑闸系列

在设备输出处串联电阻或铁氧体

在设备输出处并联电容

受控转换速率的逻辑闸通常是最有效的选择，特别是在驱动匹配的终端时。然而，大多数精心设计的电路板上的大部分逻辑电路都具有电容终端。使用串联电阻来控制这些电路的上升时间，可以使设计人员以更低的成本得到更多的控制。铁氧体也可以有效，但成本更高，并且相对电阻而言提供的控制更少。电容器实际上可以增加源装置吸收的高频电流的数量，而在大多数情况下，并不是控制转换时间的适当选择。请注意，尝试通过阻止返回路径中的电流流动来减缓或过滤单端信号永远不是一个好主意。例如，不应该有意地将低速导线布线在返回平面上的隔断上，或者将铁氧体放在地面上，以试图滤除高频噪声。

审核编辑：汤梓红