Cadence数字和定制/模拟设计流程获得台积电最新N4P和N3E工艺认证

内容提要

双方携手推进移动、汽车、人工智能和超大规模计算设计创新

双方的共同客户现可使用基于经认证的 N4P 和 N3E 流程的增强型 PDK 进行设计

针对 N4P 和 N3E PDK 进行优化的 Cadence 流程，为工程师提供轻松实现模拟迁移、最佳 PPA 和更快的上市时间

中国上海，2022 年 10 月 27 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence 数字和定制/模拟设计流程已获得台积电最新 N4P 和 N3E 工艺认证，支持新的设计规则手册（DRM）和 FINFLEX 技术。通过持续的合作，两家公司还提供了相应的 N4P 和 N3E 工艺设计套件（PDKs），可加快移动、人工智能和超大规模计算先进节点设计创新。客户已开始使用最新的台积电工艺技术和经过认证的 Cadence 流程来实现最佳的功率、性能和面积（PPA）目标，并缩短上市时间。

最新的 N4P 和 N3E 数字全流程认证

Cadence 和台积电研发团队紧密合作，确保数字流程符合台积电的 N4P 和 N3E 先进工艺认证要求。Cadence 完整的 RTL-to-GDS 流程包括 Innovus Implementation System、Quantus Extraction Solution、Quantus FS Solution、Tempus Timing Signoff Solution 和 ECO Option、Pegasus Verification System、Liberate Characterization Solution、Voltus IC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。Cadence Genus Synthesis Solution 和预测性 iSpatial 技术也支持台积电 N4P 和 N3E 工艺技术。

数字全流程提供了支持台积电 N4P 和 N3E 工艺技术的几个关键功能，包括从合成到签核工程变更单（ECO）的原生混合高度单元行优化，可实现更好的 PPA；基于标准单元行的放置；与签核有良好相关性的实施结果，可加快设计收敛；增强的过孔支柱支撑，可提高设计性能；包含大量多高度、电压阈值（VT）和驱动强度单元的大型库；时序稳健性单元表征和分析；使用老化感知的 STA 进行可靠性建模；以及 CCSP 模型改进，为通过 Voltus IC Power Integrity Solution 进行的分析提供更好的准确性和简化表征。

最新的 N4P 和 N3E 定制/模拟流程认证

Cadence Virtuoso Design Platform 包括 Virtuoso Schematic Editor、Virtuoso ADE Product Suite 和 Virtuoso Layout Suite，以及Spectre Simulation Platform 包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator（APS）、Spectre eXtensive Partitioning Simulator （XPS）和 Spectre RF Option，均已获得台积电 N4P 和 N3E 工艺认证。Virtuoso Design Platform 与 Innovus Implementation System 紧密集成，通过一个共用的数据库来改善混合信号设计的实施方法。

定制设计参考流程（CDRF）也已经过优化，可支持最新的 N4P 和 N3E 工艺技术。Virtuoso Schematic Editor、Virtuoso ADE Suite 和集成的 Spectre X Simulator 帮助客户有效管理物理角仿真、统计分析、设计中心化和电路优化。Virtuoso Layout Suite 已经过调优，利用基于行的实现方法，实现高效布局，具有放置、布线、填充和虚拟插入功能；增强的模拟迁移和布局复用功能；集成的寄生参数提取和 EM-IR 检查；以及集成的物理验证功能。

“我们继续与 Cadence 密切合作，确保客户可以放心地使用我们最先进的 N4P 和 N3E 技术以及经过认证的 Cadence 数字和定制/模拟流程，”台积电设计基础设施管理部门负责人 Dan Kochpatcharin 表示，“这一联合可以使台积电的先进技术与 Cadence 领先的设计解决方案相结合，有助于我们的共同客户满足严格的功耗和性能要求，并迅速向市场推出他们的下一代硅创新产品。”

“通过与台积电的长期合作，我们继续致力于技术创新，使我们的共同客户实现他们的 PPA 和生产力目标，”Cadence 公司资深副总裁兼数字和签核事业部总经理 Chin-Chi Teng 博士表示，“我们与台积电的最新合作成果再次印证了我们的承诺，即利用我们的流程和台积电的先进技术帮助客户实现卓越的设计，他们的创新产品总是令人惊讶不已。”

Cadence 数字和定制/模拟先进节点解决方案已针对台积电 N4P 和 N3E 工艺技术进行了优化，支持 Cadence 智能系统设计（Intelligent System Design）战略。该战略可助力客户实现卓越的系统级芯片（SoC）设计。

审核编辑：汤梓红