Altium Designer软件是怎样设置等长误差的呢

描述

Altium Designer软件如何设置等长误差

在DDR的设计中,需要对数据线及地址线进行分组及等长来满足时序匹配,通常DDR的数据线之间的长度误差需要保证在50mil以内,地址线的长度误差需要保证在100mil以内。

执行菜单命令【设计】-【规则】或者使用快捷键DR打开规则约束器,在“High Speed-Matched Lengths”右键创建一个新的规则,然后在新规则输入所要等长组的名称,如图1所示,是数据线D0-D7一组的数据线进行等长,在“Where The Object Matches”中选择已经在Class中创建好的数据组D0-D7,且设置长度公差为50mil,点击“应用”即等长误差设置完成。

DDR






审核编辑:刘清

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 相关推荐
  • DDR

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分