FPGA User Guide之report_cdc

report_cdc 可以报告设计中所有的 cdc 路径并将其分类（前提是时钟被约束好），我们可以基于该报告来检查设计中是否有不安全的 cdc 路径。

本文主要是总结几个不常见的 CDC 类别。

Combinatorial Logic

图1所示，LUT3是位于两个时钟域之间的组合逻辑。这样的设计一般是不建议的，因为组合逻辑的毛刺可能会被同步器抓到并传到后级电路，毛刺也更容易导致亚稳态的发生。

图1

Fanout

图2所示，在 clk_b 时钟域有三个同步器采样同步同一个信号。这样的设计也是不建议的，因为会导致数据一致性的问题。我们知道，同步器只能避免亚稳态但不同保证数据值正确，所以三个同步器的输出值可能会不一样。

图2

Non-FD Primitive

如图3所以，在寄存器 FDRE 和 RAMB 之间是有 CDC 路径的。RAMB 内部没有同步器，所以这个 CDC 路径会被认为是不安全的。

图3

CE-Controlled CDC

如图4所示，clock enable 信号经过两级寄存器已经被同步到 clk_b 时钟域，vivado会认为其是一条安全的cdc path。用户需要自己约束从clk_a到FF3的CDC path，一般是用 set_max_delay -datapath_only。

图4

LUTRAM Read/Write Potential Collision

如图5所示，LUTRAM 读写使用不同时钟，当 读写地址刚好相同时，会有 CDC path，即从 RAM 的 CLK pin 到 rdata_b_reg 的 D pin。

图5

审核编辑：汤梓红