特色供应商介绍：Ezchip

关于Ezchip

上海逸集晟网络科技有限公司成立于2018年3月。是一家专注于帮助集成电路设计企业提升设计能力、优化设计流程、提高设计生产力的软件与服务提供商。

公司创始人及其团队核心人员在集成电路设计行业有着15-20年丰富的工作经验，拥有十数个SoC芯片的设计实施和直接量产的成功案例，对于整个集成电路特别是SoC的前后端设计流程有着深刻认识和独到见解。借助核心成员多年在集成电路设计领域的项目经验，根据SoC集成电路设计开发的共性需求，公司推出了包括SoC集成设计工具、脚本语言设计方法、SoC集成验证框架、众多IP集成模型等在内的SoC敏捷开发整体解决方案。

公司目前主要产品的为ezchip集成设计工具。通过web服务在线配置或文本描述的方式输入设计意图，该工具可自动完成芯片集成HDL源代码、设计文档、验证环境及时序约束脚本的设计，通过与目前主流EDA工具的协同工作，可极大地节省SoC集成设计/验证人力、缩短项目研发周期、提升代码品质，使设计团队拥有SoC敏捷开发的能力。

与此同时，公司也在自研硅IP投入了大量资源，正在自主研发包括可定制DSP，可配置多协议总线在内的多种IP。

公司产品已经得到多个集成电路设计企业的认可，手握多项专利和软件著作权，并为业内多家知名企业提供服务。

IP产品及服务简介

ic-studio：图形化在线SOC集成平台

·数字和模拟IP例化、快速连线

·系统模块（总线、时钟、复位等）自动生成

·方便快捷的重构迭代设计

·设计文档自动生成

-基于web和云计算的图形化自动设计平台

·文档

·系统模块代码

·集成代码

·验证代码/环境

·软件驱动代码

·SDC

-快速构建、重构SOC

例化、删除、移动、替换、重命名……

-基于bundle的快速连线和连线合法性检查

比interface更方便、强大、安全

-图形化配置，自动生成复杂总线

可视化定制总线，所见即所得

-系统模块设计文档自动生成代码、架构图等工程文件

保证工程文档图表等与代码对应，避免简单重复工作

-自动生成时钟约束文件

与综合、后端无缝对接

-自动生成软件驱动

与验证、测试、软件无缝对接

memory-studio：图形化memory wrapper生成工具

·图形化拼接和优化memory

·自动生成memory wrapper（仿真、综合和FPGA版本）

-从compiler工程文件导入memory库

-自动根据优化策略拼接需要的memory wrapper，自动生成对应的RTL代码

-同时生成仿真版本、综合版本和FPGA版本代码

-自动化的抽线功能

-直观的定制拼接

低功耗设计整体解决方案

-自有analog IP

-规格化描述低功耗设计

-自动生成PMU硬件设计及与analog IP的连接

-自动生成UPF/CPF

灵活的部署方式

·公有云部署

-ezchip自有服务器，电信机房托管

-数据库管理设计数据

·私有云部署

-提供服务器做局域网内部署

-和公有云一致的体验和服务

审核编辑 ：李倩