Cadence与联电共同开发认证的毫米波参考流程达成一次流片成功

描述

联电射频芯片设计工具包(RF FDK)和 Cadence RF 方案帮助其共同客户 - 聚睿电子取得卓越 5G 射频设计成果

中国上海,2022 年 11 月 30 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)与联电(纽约证券交易所股票代码:UMC;台湾证券交易所股票代码:2303)今日宣布双方合作开发并经认证的毫米波参考流程,成功协助亚洲射频IP设计领导厂商聚睿电子(Gear Radio Electronics),在联电 28HPC+ 工艺技术以及 Cadence 射频(RF)解决方案的架构下,达成了低噪音放大器(LNA)IC 一次流片成功(first-pass silicon success)的非凡成果。

经验证的联电 28HPC+ 解决方案非常适用于高速毫米波器件,可提供硅精确的器件模型,支持高达 110GHz 的电路设计应用,如聚睿电子的低噪音放大器设计。Cadence Virtuoso RF 解决方案结合了多个电磁(EM)求解器,使聚睿电子能够获得精确的仿真结果。更具体地说,聚睿电子使用了符合业界黄金标准的电磁场仿真器 —— Cadence EMX Planar 3D Solver 电磁场仿真工具,为 CMOS 设计建立精确电磁模型,大幅减少了从电路前仿到版图后仿验证所需的设计周期。

相比于过往的设计流程,聚睿电子加快了一次完成芯片设计的实现步伐,并获得了硅精确的仿真结果。聚睿电子将仿真结果与其 60GHz 低噪音放大器的芯片测量值进行比较时,发现其 S21(正向穿透系数,即正向增益)峰值频率、S21 峰值和噪声指数(NF)等指标均落在中段个位数百分比范围内。

经认证的毫米波参考流程通过 Cadence 工具提供多种功能,包括:

通过 Virtuoso Schematic Editor(电路图编辑器)、Virtuoso ADE Explorer 及 Assembler、Spectre X 模拟器、Spectre AMS Designer 和 Spectre RF进行设计输入和仿真

通过 Virtuoso Layout Suite 和 Pegasus 验证系统(PVS)进行版图实现

通过 Quantus 提取解决方案对晶体管间连线进行寄生参数提取

通过 EMX 3D Planar Solver 电磁场仿真工具进行包含被动元件在内的跨晶体管互连电磁分析

Cadence 多物理场系统分析研发副总裁顾鑫(Ben Gu)表示:“我们与联电密切合作推出经认证的毫米波流程,帮助聚睿电子取得了优异的设计成果,此设计流程包括我们领先业界的 Virtuoso RF 解决方案,尤其是 EMX 3D Planar Solver 电磁场仿真解决方案更是取得了非凡成果。此外,Cadence 晶圆客户支持团队全力以赴,以确保在聚睿电子等客户运用联电 28 纳米工艺时,我们的创新流程可为其创造巨大的价值。这是多方合作下客户首次通过硅验证的电路设计,我们期待共同开展更多项目,并助力其取得设计成功。”

聚睿电子总经理郭秉捷(BJ Kuo)表示:“EMX 仿真出的电磁模型以及 Cadence Quantus 提取解决方案的寄生参数提取信息被共同整合到了 Virtuoso RF 解决方案的单一环境中,使版图后仿效率更高。此外,芯片数据更验证了联电的毫米波模型和 Cadence 射频解决方案的准确性。”

联电元件技术开发及设计支持副总经理郑子铭(Osbert Cheng)表示:“通过聚睿电子等客户的成功案例可以看出,我们与 Cadence 共同开发的毫米波参考流程让 RF 设计变得更快速、更容易。我们与 Cadence 的合作成功使聚睿电子设计出兼具准确性和创新性的 LNA,成就聚睿电子傲人的芯片性能,期待未来我们的 mmWave 平台能创造更多的客户成功案例。”

Cadence 射频解决方案支持 Cadence 智能系统设计策略,实现卓越的 SoC 设计。

审核编辑 :李倩

 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分