半导体设计、制造和测试如何打破孤岛

实现数字孪生比在工具之间转换数据要复杂得多。

半导体设计、制造和测试正变得更加紧密地集成，因为芯片行业寻求使用更少的工程师来优化设计，为提高效率和潜在降低芯片成本奠定基础，而不仅仅是依靠规模经济。

这些不同流程之间的粘合剂是数据，芯片行业正在努力通过在更多地方利用这些数据，将这些流程中的各个步骤编织在一起。目标包括在异构设计中进行权衡时更好的可见性、更快的上市时间以及提高现场可靠性。这将通过芯片内和系统内监控功能以及在从设计到制造的流程中来回共享和利用数据来实现。

“全球有近23,000个电气工程师职位空缺，”是德科技解决方案研究员DuaneLowenstein说。“我们没有培养出足够的电气工程师。我们会在未来 5 年或 10 年内填补这一空白吗？可能不会。部分原因是所谓的“灰色海啸”，即 35% 的人口年龄在 65 岁或以上，并且每天增加 10,000 人。我们不能每天培养 10,000 名新员工来填补其中一些工作岗位。即使在新冠流行之前，普通人也只在美国一家公司工作了 4.1 年，这对我们公司意味着什么？我们得到了一位伟大的工程师，我们很兴奋，并且需要一年到两年的时间来培训他们以了解我们的流程。然后他们为我们工作了大约一两年，然后就离开了。这是个大问题。”

它也是增加使用数字孪生和相关方法的主要驱动力之一。“数字孪生消除了系统中的工作，我们今天需要能够用更少的工程师来做事，”Lowenstein 说。“我们没有足够的人手，但即使我们有，我们也必须改变流程以缩短上市时间，并能够转化为无处不在的可重复性。”

除了劳动力短缺之外，人们还担心芯片和材料的可用性以及供应链的稳健性。

“我不能去找一个这样的供应商，那个供应商经历了地震、海啸、火灾或流行病，突然我就被关闭了。” 这正是芯片制造商正在发生的事情，”他说。“最重要的是，存在产能限制，但生产定制化程度更高。这意味着我必须能够更快地进行设计。我必须更准确地设计，因为这会影响产量和可预测性等因素。如果我不能立即构建一些东西，然后慢慢地增加，那么增加时间就是一个问题，因为这是一个容量限制。如果我能在一周内提高速度而不是六个月，因为我的数字双胞胎正是我所想的那样，那会很有帮助。”

打破孤岛

在过去，设计和测试是不同的领域。“你从功能的角度设计你的产品，你甚至根本不关心产品的物理实现是什么样的，” Cadence数字与签核组产品管理组总监 Rob Knoth 说。“即使那是分开的。随着设计技术的发展，产品的功能设计和产品的物理设计开始融合。这样做有很大的动力，因为它缩短了上市时间并有助于降低利润。在过去的 5 到 10 年里，测试已经开始成为同一个话题的一部分。”

由于某些关键原因，设计人员不能再忽视测试，这一点已被广泛接受。

“在安全关键、高可靠性产品中，您希望确保零缺陷、预期的较长使用寿命以及以正确的方式处理安全问题，”Knoth 说。“由于这些原因，测试越来越多地开始渗透到设计规划中。这与高级节点相结合，并确保您正在测试这些高级节点上的所有新缺陷，并在它们处于现场时密切关注它们。顿时，三方都以非常平等的位置坐在桌边。与其说设计人员必须为测试做准备，不如说是产品设计正在将测试视为三个重要品质之一。你拥有产品的最终功能。你有你的产品的物理实现。”

这意味着设计团队需要牢记测试的物理现实——它会占用一些区域并需要布线。对于先进的数字设计，了解测试的功率、性能、面积和拥塞影响也很重要。同时，各个部分的交叉方式仍然存在差距，因此需要在填补差距时调整流程。

“有些技术在一些公司中被广泛采用，但在 RTL 插入测试等方面仍然落后。我们看到了这一点，但肯定还有一些地方没有，”Knoth 说。

因此，仅添加 DFT、在测试器中运行测试结构并获得通过/失败结果已经不够了。“我们的复杂性要高得多，”Siemens Digital Industries Software的 Tessent Embedded Analytics 产品经理 Richard Oxland 说。“我们在 3nm 处下降，所以事情变得更难了。我们如何处理？好吧，我们需要把厨房的水槽扔过去。但我们也不能大幅增加在测试仪中进行测试的成本，以及我们获得的任何后续成本。这意味着我们也需要变得更聪明。”

特别是对于安全关键系统的功能验证，将测试内容呈现在 RTL 而不是门级是至关重要的。“RTL 是由许多在物理设计之前并行完成的功能验证模拟工作所驱动的，以确保您拥有一个可用的产品，”Knoth 指出。“因此，测试对设计的功能越重要，测试 IP 就必须出现在用于功能验证的文件中。该内容已经从门级向上迁移到 RTL，以便功能验证能够看到它。”

以不同的方式使用数据

这就是数字孪生变得尤为重要的地方。数字孪生是物理事物的数字表示，通过进行某种传感和监控来实现。“如果你没有传感和监控能力，你就不可能拥有数字孪生，”Oxland 说。“你需要有一些定期报告重要指标的东西。这就是有助于推动业务价值的因素。”

Oxland 指出，可以使用两种不同类型的数字孪生应用程序来推动业务价值。“一个是闭环应用程序，可以在其中通过设计流程收集数据，并在设计阶段、仿真阶段甚至制造阶段将数据输入数据库。然后，在硅片中，你也在输入数据，可以在沿着流程向下移动时，将这些相互对应的程度关联起来。”

这种闭环数字孪生的明显应用是提高性能，但它也可能对产量和可靠性产生重大影响。“这意味着你可以开始说，‘我做出了这些设计决定，我在仿真中测试了它们，但在硅片中它并没有像我预期的那样工作。’但是你拥有所有的数据来关闭循环并看到设计决策是错误的，因为，例如，你应该输入 5nm 的偏移量。这种方法就像是 Shift Left 的延伸。”

还有一些工作流样式的应用程序包含真实硅的数字孪生，可以为其设置警报。因此，如果互连延迟大于 500 毫秒，例如，它可以触发警报，指示软件堆栈中某处存在问题需要修复。

在芯片上监控的内容可以在物理上或结构上进行分类，例如 PVT，然后使用proteanTecs的片上代理进行参数化分类。该公司利用基于芯片遥测技术的所谓“深度数据分析”，使用在测试和任务模式下运行的多维代理。因此，这些代理可以实时监控性能，并发送有关由于老化和制造过程中未发现的潜在缺陷导致性能下降的警报。此外，该技术还可用于运营、环境和应用程序监控，测量硬件上的工作负载和软件压力，以及监控高级封装中的互连。

“在这个级别，您可能想要检测总线延迟，”Oxland 说。“如果在不同层面监控这些东西，你可以将它们用于不同的目的。ProteanTecs 有一个关于老化参数传感器的精彩故事，它可以提高可靠性，然后让您在预测性维护中创造商业价值。因此，不用停机，您可以说，“我现在就派一名工程师出去，因为看起来这个芯片在两周后就会出现故障。”这可能会使您免于违反 SLA 或造成另一种紧急情况。”

嵌入式分析对于检查特定版本的软件与设计之间的交互尤为重要。“我们有能力在更细粒度的层面上看到正在发生的事情，以及硬件和软件之间的交互是什么，”他指出。“也许您对该软件运行的所有测试看起来都不错。把它放到野外，一些最终用户做了一些非常古怪的事情导致了问题，但它每 1000 亿个周期只发生一次。将如何检测到它？如果有一种在芯片上检测到非常长的延迟时自动发送警报的方法，就可以修复它。

进入测试空间，存在导致问题的离群用例。

“Meta 最近发布的一件事涉及静默数据损坏，”Oxland 说。“没有人知道他们为什么在那里或如何找到他们。但是，如果在 DUT 上有测试结构，则可以根据奇怪的事件触发这些结构。也许您在芯片未被频繁使用的那一天有某个时间点，可以将其取下，运行测试，收集数据，在芯片上进行分析，或者将其发送到云端并在那里进行分析。可以在芯片上做的越多越好。如果你有监视器，你可以检测到问题，如果存在结构性问题，你可以通过测试找出问题的根源——所有这些都可以自动化。”

缺少什么

对测试的各个方面的物理感知越多，它与设计过程的吻合就越好。

“在这方面总会有改进的空间，”Cadence 的 Knoth 说。将测试内容转移到 RTL 空间有时会使这项工作变得更加困难。当你在实现过程中插入一些东西时，这很自然也很容易理解，“这是测试，我可以用不同于功能电路的方式来操作它。”但是当在 RTL 级别插入内容时，这可能会有点棘手。因此，总会有改进实施流程、验证、流程等的空间。”

此外，芯片需要配备正确类型的传感器，以指示何时需要进行更多测试，或者是否需要重新测试某些内容。例如，芯片某个部分的温度可能很高，或者交易时间过长。

Oxland 说：“我们仍在摸索到底是什么类型的触发因素。我们需要了解所有这些复杂性的方法，以及最终如何更好地指导测试。我们有时会说，“为更多测试而设计，并且为更多测试而设计。” 你必须以某种方式两者兼顾——更智能、更全面、更便宜的测试——但也要使用其他类型的数据（例如 PVT、参数和功能）来增强测试。”

其中一些已经在可靠性被认为至关重要的市场中进行了多年。Imperas首席执行官 Simon Davidmann 说：“我们想确切地知道我们交付的是什么。如果有缺失，我们需要知道。如果有一些不符合我们预期的质量，我们需要知道。这种方法使我们能够选择何时准备好交付产品。”

Imperas 设计了一种测试驱动的设计策略，其中测试与正在实施的工作同时实施。“当我们提出一个项目并编写规范时，我们会花费大量时间来计划对其进行测试，以便我们知道何时完成，这就像硬件设计一样，”Davidmann 解释道。“我们在发展处理器模型时编写测试计划。编写测试计划的人往往与实施模型的人不同，因此有两个人阅读规范。一个是在模型中的模拟器中实现它，另一个是在一堆测试中实现它。有时在较小的项目中可能是一个人，但通常是两个人。在一些项目中，我们使用三个，一些负责报道的人确定我们需要确保涵盖的内容。团队的所有成员都从规范中获取它。一个实施它。一个写测试。一个决定如何衡量它，因为它不仅仅是代码覆盖率，它是功能覆盖率。我们使用这种测试驱动的方法，以便在我们开发产品时。我们知道我们在它的质量方面所处的位置，我们在非常详细的层面上工作，并对每项功能和特性进行白盒点测试。”

将这些概念变为现实需要建模，然后将其与现实世界中发生的事情进行对比。Synopsys产品营销总监 Robert Ruiz 表示：“你想要来自现实生活的数据，并希望将其反映回数字双胞胎中。”

Ruiz 指出，ATPG工具通常通过生成一些刺激来处理设计元素的抽象。“‘让我检查一下输出是什么，然后将其应用到测试仪上的硅片上。’这在几年前还可以，但改进模型需要更深入地研究这一点。就我们在生产中看到的实际使用而言，相当新的是说，'让我们看一下 SPICE 级网表、晶体管，并更接近数字孪生概念，让我们注入缺陷。让我们拆开电线，让我们在某些情况下引入短路。然后，让我们不要运行 ATPG。让我们运行一些更接近现实世界的东西，这更像是 SPICE 模拟，看看它是如何响应的。然后我们将其反映回来。”

在其他情况下，实时测试是获得高质量测试的主要方法之一，大多数先进的设计都是这样做的。如果设计应该以 3 GHz 运行，理想情况下您希望设计在内部以 3 GHz 运行。传统的 ATPG 方法是假设它将以 3 GHz 运行，然后创建某种类型的测试。然而，由于缺乏建模或与数字孪生的连接，ATPG 工具并不知道如何做到这一点。

“近年来，我们从静态计时工具中获取信息，并将其注入，现在 ATPG 工具说，‘根据这些信息，我知道路径 A 是一条更长的路径。所以我将尝试让测试沿着这条路径而不是更短的路径进行。通过这样做，我更有可能捕捉到一种类型的缺陷，因为较长的路径是 3 GHz，而较短的路径是 2 GHz。可以通过查看硅来改进时序模型，路径余量监视器可以测量来自实际硅的路径的时序。该数据可以返回到时序模型，然后该信息提供给它，循环就完成了。”

虽然今天有许多方法可用，但它们可能无法与其他可以组合以创建数字孪生类型仿真模型的部分联系起来。

“随着时间的推移，很多事情都会发生变化，”戴维曼指出。“我们为我们的产品开发了一种方法。我们不称之为数字孪生，但我们使用模拟，我们在我们所做的之外构建其他模型。例如，如果我们正在处理一些非常复杂的事情，例如密码学或 DSP，我们会找到一些加密算法，例如 C 语言，将其用作我们的参考，然后用我们正在使用的语言实现它处理。然后，我们得到了一个黄金参考，它实际上是一种模拟数字孪生类型的上下文，但非常微观。这与数字孪生的概念完全相同，因为当我们与 RISC-V 世界的客户打交道时，他们在做什么？他们把我们当作他们的数字双胞胎。他们有 RTL，他们想知道 RTL 是否做了正确的事情。这是一个完整的验证策略。我们的 RISC-V 验证产品就像一个插在他们产品后面的插头。当他们在他们的 RTL 中得到一个完整的模拟时，他们可以在它后面插入我们的技术，它用手指围绕着它并观察正在发生的事情。它是一个核心的完整功能的孪生，配置为正是他们所拥有的。它坐在那里监视每个事件，如果它发现它不喜欢的东西，它就会报告。”

Synopsys 的 Ruiz 预计，随着监视器的发展，它们将获取数据并改进模型，不仅针对 ATPG，而且针对设计本身。“当然，更好的计时模型不仅仅有利于 ATPG，”他说。“他们提高了推出满足性能要求的设计的能力，以及对 EDA 流程的其他改进。”

结论

当这些不同的方法与收集、分析数据并投入使用的系统部署相结合时，就会看到最大的好处。这个谜题有很多动人的部分，而且演变过程很复杂。

Keysight 的 Lowenstein 说：“数字孪生与解决方案之间的哲学联系比其他任何东西都重要。”“我怎么把它放在一起？我该如何改变我的哲学，接受它，是因为它会发生？”

他预测，在 10 年内，这将成为芯片和系统开发和测试的主要方式。“想出一种非常简单的方法并利用所有联系的公司将会成功。它将非常类似于 SAP 或 Oracle 实施。当最初提出这些系统的想法时，每个人都说它太复杂了，没有人会接受这个。现在，每个人都有一个 MRP 系统。对于类似数字孪生的系统来说，这将是一回事。”

编辑：黄飞