创龙 TL6678ZH-EVM开发板案例解析

SzDR_gh_ 2022-12-06 1358

可编程逻辑

1366人已加入

描述

咱们搞硬件的，基本应该都用过开发板，像我自己，每次看到新开发板，总有一种心动的感觉，必须得仔细瞅瞅，可能回想到了学生时代玩开发板吧。说起开发板，一般有条件的公司都会直接从原厂拿demo，不过这种通常数量很有限。要是想用开发板或者是核心板直接做量产产品，从原厂就不可能了。好在也有一些厂家做开发板做得不错，比如我之前有推荐过的创龙科技。创龙科技有各种开发板/核心板，包括TI、Xilinx、NXP、全志、瑞芯微、紫光同创等厂商处理器平台，产品广泛应用于工业自动化、仪器仪表、能源电力、通信、医疗、安防等行业。非常的全面，不论是自己玩，还是公司开发产品，如果要用到，都可以去看看。最近呢，创龙又新出了一个开发板，我看了下，有点牛，下面介绍给大家。

(1)基于SRIO的ZYNQ+DSP核间通讯案例

(2)基于CameraLink、SDI、PAL的目标追踪视觉方案

(3)基于AD9361软件无线电方案

FPGA

图 1

开发板简介

TL6678ZH-EVM开发板基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计。 TMS320C6678每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源。核心板内部DSP与ZYNQ通过SRIO通信总线连接。

开发板接口资源丰富，引出双路CameraLink、双路SFP+光口、四路千兆网口、双路SATA、双路PCIe、四路USB、双路CAN、双路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口，方便用户快速进行产品方案评估与技术预研。

FPGA

图 2 开发板硬件资源图解1

FPGA

图 3 开发板硬件资源图解2

1.案例说明

本案例基于ADI AD9361模块AD-FMCOMMS3-EBZ和创龙科技TL6678ZH-EVM开发板搭建AD9361 RF(Radio Frequency)收发测试平台，实现QPSK(Quadrature Phase Shift Keying)数字调制和FM(Frequency Modulation)收听。AD-FMCOMMS3-EBZ模块开发官方参考链接：https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms3-ebz。

2.案例测试

2.1 QSPK数字调制测试

请将AD-FMCOMMS3-EBZ模块的TX1A、RX1A分别连接2.4G天线，并将模块连接至开发板FMC接口，开发板J1跳线帽选择2.5V档位，以配置FMC IO的BANK电压为2.5V，同时使用网线将开发板PS RGMII0 ETH网口和Ubuntu上位机连接至同一个路由器。

FPGA

图 7 （1）线状形式星座图 a)Plot Channels勾选voltage0和voltage1。 b)Plot Type选择Constellation(X vs Y)，设置81920个采样点，设置Graph Type类型为Lines。 c)点击 FPGA 启动数据显示。

FPGA

图 8 （2）点状形式星座图 a)Plot Channels勾选voltage0和voltage1。 b)Plot Type选择Constellation(X vs Y)，设置81920个采样点，设置Graph Type类型为Point。 c)点击 FPGA 启动数据显示。

FPGA

图 9

2.2 FM收听测试

请将AD-FMCOMMS3-EBZ模块的RX1A连接FM天线，并将模块连接至开发板FMC接口，开发板J1跳线帽选择2.5V档位，以配置FMC IO的BANK电压为2.5V，同时使用网线将开发板和Ubuntu上位机连接至同一个路由器。将USB声卡连接开发板USB HOST接口，并将耳机连接USB声卡的音频输出端。

FPGA

图 10 请按照如下方法，配置AD9361的接收链路。（1）设置RF Bandwidth为2MHz。（2）设置Sampling Rate为22MSPS。（3）设置RX LO Frequency为102.7MHz。（4）点击"Reload Settings"加载配置。

FPGA

图 11 请按照如下方法，进行AD9361 RX 1的数据接收查看。（1）Plot Channels勾选voltage0和voltage1。（2）Plot Type选择Frequency Domain。（3）Average设置为10。（4）点击 FPGA 启动数据显示。

FPGA

图 12 在频谱显示区域右键选择"Single Tone Markers"，可在左侧Markers窗口查看当前FM收听频点。

FPGA

图 13

FPGA

图 14

编辑：黄飞

打开APP阅读更多精彩内容