如何通过工作台测量实现质量等级3的IBIS模型

作者：Christine Bernal、Janchris Espinoza 和 Aprille Arjhilynne Hernandez-Loyola

IBIS模型通常通过设计电路仿真生成。但是，在某些情况下，设计文件已过时、不可用，或者由于旧的、已发布的零件而仅以不可行的原理图文件格式提供。本文旨在提供一个高级程序，通过使用实际单元通过台式测量生成IBIS模型 - 从数据提取到模型验证。在数据收集中使用专用测试夹具，最大限度地减少寄生走线可能引起的阻抗失配，以管理信号完整性约束并确保可靠的IBIS模型。然后通过仿真和台架测量对其进行验证，使其符合IBIS模型的质量等级3。

介绍

输入/输出缓冲区信息规范（IBIS）是一种行为模型，作为生成设备模型的标准格式，在全球范围内越来越受欢迎。设备模型的准确性取决于行业提供的IBIS模型的质量。因此，为信号完整性仿真提供高质量、可靠的IBIS模型是对客户的坚定承诺。

生成IBIS模型的一种方法是通过模拟;但是，在某些情况下，设计文件不可用，因此无法根据仿真结果生成IBIS模型。在这种情况下，通过台式测量生成IBIS模型是解决这一差距的解决方案，可以提供高质量和更真实的设备行为模型。图1显示了通过台架测量生成IBIS模型的完整阶段。使用实际芯片，提取器件的接收器和驱动器缓冲器行为，以表示电流与电压（I-V）数据和电压与时间（V-t）数据。

图1.IBIS模型通过台架测量生成过程。

然后，该模型将根据具有完整加载条件的实际工作台设置进行验证。此过程提供质量等级2b的IBIS模型。为了实现更高的质量等级3模型，生成的IBIS模型还将根据器件的晶体管级设计以及推荐的负载条件进行验证。

为了表征质量，IBIS质量任务组制定了一个使用五个QC阶段的质量控制（QC）过程。他们开发了一个清单来定义不同的质量水平，如表1所示。

 

质量水平	描述
0	通过伊比施克
1	按照清单文档中的定义完成和正确
2一	与仿真的相关性
2b	与实际硅测量的相关性
3	以上所有内容

 

表1中给出的质量水平为IBIS模型质量提供了标准，该标准因供应商而异.1拥有IBIS模型准确性标准将确保客户获得准确可靠的模型。模型的质量级别越高，其数据就越准确，因为质量级别越高，需要更多的验证过程。

基于Roy Leventhal和Lynne Green的《半导体建模：用于模拟信号，功率和电磁完整性》一书，2IBIS正确性检查表有五个公认的质量级别。

质量等级 0 - 通过 IBISCHK

质量等级 0 要求应至少通过 IBIS 解析器。IBISCHK必须产生零错误，如果无法消除所有警告，则必须解释所有警告。理想情况下，不应有警告，但已认识到某些警告无法删除。来自解析器检查的“错误”、“警告”和“注释”消息可作为IBIS模型制作者识别错误并轻松纠正错误的指南。有关IBIS模型解析器检查，请参见图2。

图2.IBIS模型通过IBISCHK。

质量级别 1 - 完整且正确，如清单文档中定义

质量等级1的IBIS模型通过质量等级0，并额外检查基本模拟测试的正确性和完整性。它包括正确定义的封装寄生、引脚配置和负载参数。斜坡速率和典型值/最小值/最大值必须符合器件规格。此处质量等级 1 下的详细要求也可以作为参考。

质量级别 2a - 与仿真的关联

质量等级2a将IBIS模型的性能与器件的晶体管级设计进行比较。IBIS模型连接到负载时的性能与相同负载下的器件晶体管级设计相关。然后比较两个仿真设置的结果，并检查模型是否通过质量等级2a。详细信息在“验证和结果”一节中讨论。

质量等级 2b — 与实际硅测量的相关性

质量等级2b将IBIS模型的性能与设备的实际单元进行比较。与质量等级 2a 一样，在关联期间，必须将相同的负载连接到两个设置。该模型将根据相关性结果作为质量级别 2b 传递。详细信息将在“验证和结果”一节中讨论。

质量等级3—晶体管级仿真与IBIS台架测量的相关性

质量等级3指定IBIS模型根据晶体管级设计和实际单元进行验证。要使模型通过质量级别 3，它必须同时通过质量级别 2a 和 2b 的相关性。最重要的是，模型必须通过IBIS解析器测试（质量等级0）并满足IBIS质量检查表（质量等级1）。详细信息将在“验证和结果”一节中讨论。

使用案例

本文以ADuM4146为例，这是一款隔离式栅极驱动器，专门针对驱动碳化硅（SiC）MOSFET进行了优化。ADuM4146具有三个输入引脚（VIP、VIN和RESET）和两个漏极开路引脚（就绪和故障），但本文仅讨论每种缓冲器类型一个引脚。这是因为为具有相似缓冲类型的引脚构建和验证IBIS模型的过程是相同的。VIP引脚将用作输入缓冲器的用例，FAULT将用作漏极开路缓冲器的用例。

需要注意的是，尽管类似的缓冲区类型具有相同的IBIS建模过程和验证，但这并不一定意味着它们具有相同的IBIS数据。本文仅讨论每种缓冲器类型一个引脚，以简化构建IBIS模型和验证过程的说明。

ADuM4146具有标准的小外形宽体封装（SOIC_W），在验证过程中表示为电阻、电感和电容（RLC）。封装RLC值由封装工程师通过仿真提取。专用印刷电路板（PCB）与封装寄生类似：它由RLC寄生表示，值由PCB工程师提取。

图3.ADuM4146功能框图

表2显示了ADuM4146引脚配置以及每个引脚对应的缓冲器类型。此信息将用于IBIS模型的[Pin]关键字。

 

[引脚]	信号名称	Model_Name
1	VSS1	接地
2	贵宾	vip_input
3	文	vin_input
4	准备	ready_opendrain
5	故障	bfault_opendrain
6	重置	breset_input
7	VDD1	权力
8	VSS1	接地
9	VSS2	接地
10	德卫星	数控
11	接地2	接地
12	VOUT_OFF	数控
13	VDD2	权力
14	VOUT_ON	数控
15	GATE_SENSE	数控
16	VSS2	接地

 

宜必思工作台测量程序

通过工作台测量收集数据可能会受到不同外部因素的影响。应补偿这些因素以实现相关性并提供高质量的模型。

为了尽量减少外部因素的影响，被测器件（DUT）被放置在专用夹具上，旨在减少可能导致测量器件行为不准确的无用电容，如图4所示。寄生电容是实际硅测量中的一个重大问题，通常是限制器件型号工作频率和带宽的因素。

图4.用于IBIS工作台测量的专用夹具。

通过台架测量生成IBIS模型的步骤：

准备设置

表3显示了台架测量的IBIS预建模阶段要求，表4显示了定义缓冲区行为的不同模型类型和模型组件。文章“IBIS建模——第1部分：为什么IBIS建模对设计成功至关重要”中详细讨论了模型类型。3以及“IBIS建模—第2部分：为什么以及如何创建自己的IBIS模型”。4您也可以参考IBIS建模食谱。5

 

要求	内容
被测器件 （DUT）/样品单元	提供经过测试的合格单位
适配器板	定义设备的封装类型
RLC封装寄生值	提供器件的键合图
产品数据表规格	请考虑以下事项： 逻辑电源电压范围 数字电源范围（如适用） 引脚配置 工作温度范围 逻辑高/低输入电压范围 逻辑高/低输出电压范围 定时测试载荷和特性 操作理论

型号类型	模型组件
输入	[电源钳] [接地钳]
输出 3 态，输出 2 态，I/O	[电源钳] [接地钳] [引体向上] [下拉] [上升的Vddref] [坠落的Vddref] [崛起的格德雷夫] [坠落的格德雷夫]
Open_drain、I/O_open_drain	[电源钳] [接地钳] [下拉] [上升的Vddref] [坠落的Vddref]
Open_source、I/O_open_source	[电源钳] [接地钳] [引体向上] [崛起的格德雷夫] [坠落的格德雷夫]

 

工作台设置

了解设备的工作原理对于IBIS模型的数据收集至关重要。如图1所示，这是第一阶段，通过提取I-V数据和V-t数据来完成。两者都以表格形式表示。

I-V数据包括ESD箝位行为和驱动器强度，而V-t数据表示从低状态到高状态的转换，反之亦然。开关行为是在连接到输出引脚的负载下测量的，该负载相当于输出缓冲器将驱动的值。然而，通常的负载值为50 Ω，以表示典型的传输线阻抗。

对于 I-V 测量，使用能够灌入和拉电流的可编程电源和曲线示图仪来扫描电压并收集缓冲器的电流行为。建议在 –V 的电压范围内获取数据DD至 2 × VDD，以及典型、最小和最大拐角。V-t 测量需要使用具有适当带宽的示波器和低电容探头。

DUT 安装在专用夹具上，将使用温度强制系统在不同的温度条件下进行测试，以捕获最小、典型和最大性能。在这种情况下，最小（最弱的驱动强度，最慢的边沿）数据在125°C下获取，最大（最强的驱动强度，最快的边沿）数据在–40°C下获取。

工作台数据提取

一旦确认工作台设置准备就绪，就可以开始收集所需的I-V和V-T数据。输出和I/O缓冲器需要I-V表和上升/下降数据，而输入缓冲器只需要I-V表。

I-V（电流与电压）数据测量

I-V曲线测量涵盖了四个IBIS关键词——[上拉]和[下拉]表示上拉元件在高电平驱动时的I-V行为，下拉元件在低电平驱动时的I-V行为，而[功率箝位]和[GND箝位]表示ESD保护二极管在高阻抗状态下的I-V行为。

要测量 I-V 特性，请将组件安装在专用板上，并将电源和接地引脚连接到电源。准备温度强制系统，调整到所需的温度，然后等待其稳定下来。在推荐范围内扫描电压，然后使用曲线示图仪测量所需缓冲器的电流。

用于上拉和电源钳位数据的扫描器件的正节点应连接到电源电压，负节点应连接到引脚，而用于下拉和接地箝位数据的扫描器件应以地为参考。当曲线示图仪无法扫描整个范围时，可能需要外推。

图5显示了输入缓冲器（VI+） I-V 接地箝位测量，而图 6 显示了其测量行为。当输入低于地电位时，触发接地箝位电路，产生负电流，接近并建立于零。输入引脚（VIP）没有电源箝位元件，因此其模型将没有电源箝位数据。

图5.ADuM4146工作台设置，用于I-V箝位测量。

图6.ADuM4146输入缓冲器台测得的接地钳位。

对输出缓冲器的ESD箝位、上拉和下拉数据采用相同的方法。但在本例中，ADuM4146就绪引脚和故障引脚均为漏极开路缓冲器;因此，它们没有上拉元件，只需要下拉数据。

图7.ADuM4146漏极开路缓冲器下拉结果

图7显示了ADuM4146开漏缓冲器的下拉数据结果。下拉曲线从负电流开始，然后越过零点到达正象限，也在 –V 的范围内DD至 2 × VDD.

缓冲电容 （C_comp） 提取

根据IBIS建模手册4.0版，“每个焊盘的总芯片电容或C_comp参数是从焊盘到缓冲器中看到的电容，以实现完全放置和布线的缓冲器设计，不包括封装效应。5获取C_comp值的一种方法是使用以下公式。

哪里：

C在= 器件输入电容

C.pkg= 器件封装电容

V-t（输出电压与时间的关系）数据测量

V-t曲线测量还涵盖了四个IBIS关键词——[上升Vddref]和[下降Vddref]涉及负载参考电源时从低到高和高到低的转换，而[上升Gndref]和[下降Gndref]涉及负载以地面为参考的从低到高和高到低的转换。与此相关的是关键字 [Ramp]，它定义了从一种状态更改为另一种状态时的转换速率，取在波形的 20% 到 80% 处。

测量上升和下降时间数据需要在缓冲器上使用示波器来驱动所需负载。在这种情况下，使用50 Ω电阻来表示传输线阻抗。对于漏极开路类型，将负载连接到缓冲器和电源电压，以参考VDD1测量开关行为。确保根据需要使用温度强制系统稳定温度，以捕获最小、典型和最大范围。图8显示了ADuM4146针对就绪和故障引脚开关行为的实际工作台设置。鉴于ADuM4146数字输出引脚为漏极开路，则只需要以电源电压为基准的上升和下降行为。

图9和图10显示了在晶体管级仿真和实际硅测量中捕获的FAULT引脚的上升和下降波形。两种设置都使用相同的加载条件，即连接到 VDD1 的 50 Ω，跨越典型、最小和最大拐角。

图8.ADuM4146工作台设置，用于就绪/故障开关行为。

图9.ADuM4146 VDD1基准电压源处的故障引脚上升波形

图 10.ADuM4146 VDD1基准电压源上的故障引脚下降波形。

构建IBIS模型

创建IBIS模型的下一阶段是处理收集的数据并构建模型本身。在此阶段，原始数据表以IBIS文本格式插入到必要的关键字之后，包括设备参数。本文“IBIS建模——第1部分：为什么IBIS建模对设计成功至关重要”一文中对此进行了详细讨论。3

图 11.通过台式测量生成的ADuM4146 IBIS模型。

图11显示了通过台式测量生成的ADuM4146 IBIS模型。该模型应通过IBIS解析器，其中包括基本检查，例如I-V和V-t表之间的匹配以及查看表数据的单调性。在继续验证过程之前，应完全解决所有错误、警告和注释。此外，该模型应满足IBIS质量检查表。

验证和结果

本文的验证过程将遵循本系列第二篇文章“IBIS建模—第2部分：为什么以及如何创建自己的IBIS模型”中介绍的过程。4有关IBIS模型验证过程的更多详细信息将在那里讨论。

图 12.IBIS模型质量等级3验证流程图。

模型必须首先通过解析器测试，可以使用集成IBISCHK的软件或使用 ibis.org 的开源可执行代码进行检查。通过解析器测试后，必须将模型与其晶体管级原理图或实际硅单元相关联。由于本文旨在实现质量等级3模型，因此ADuM4146的IBIS模型将与其晶体管级原理图和实际单元相关联。将设置品质因数（FOM）值以确定IBIS模型是否通过这两个相关性。在这种情况下，两个相关性的FOM值必须大于或等于95%才能通过质量等级3 IBIS模型验证。图12显示了IBIS模型必须经历的验证过程的流程图，才能通过质量等级3。

曲线指标下的面积将用于计算两个相关性的 FOM 值。必须在两组相关性上放置相同的加载条件。在验证过程中，建议遵循数据手册中指示的负载条件，以测试器件的正常运行情况。

为了根据基准（例如，IBIS与台架测量相关性）正确验证IBIS模型，必须将信号在台架测量设置中经过的PCB走线添加到IBIS仿真设置中。

以下是为达到质量等级3 IBIS模型而执行的两个条件。

IBIS质量2a级验证

图 13.IBIS模型质量等级2a验证过程。

图13显示了IBIS模型质量等级2a的验证过程。该关联过程旨在评估IBIS模型数据将在多大程度上产生与晶体管级仿真结果相匹配的仿真。图14显示了ADuM4146的输入和漏极开路缓冲器在负载条件下的IBIS模型仿真设置。

图 14.ADuM4146输入和漏极开路缓冲器仿真设置

图 15.ADuM4146晶体管级设计仿真设置，带负载条件（输入缓冲器）。

图 16.ADuM4146晶体管级设计仿真设置，带负载条件（漏极开路缓冲器）。

图15和图16分别显示了晶体管级设计仿真设置以及输入和漏极开路缓冲器的负载条件。器件的封装RLC值被添加到缓冲器和负载之间，以复制IBIS设置中的封装寄生。

图 17.晶体管级设计与IBIS模型验证结果（输入缓冲器）。

图 18.晶体管级设计与IBIS模型验证结果（漏极开路缓冲器）。

图17和图18分别显示了在标准负载下运行IBIS模型并将结果与使用相同负载的晶体管级参考仿真进行比较时，输入和漏极开路缓冲器的相关结果。50 Ω电阻用作漏极开路缓冲器的IBIS与晶体管级相关设置的负载。对脉冲输入为10 μs的两种设置执行瞬态分析。

表5显示了两个缓冲器模型与其晶体管级原理图相关的计算FOM值。由于两个缓冲模型的FOM值都大于95%，因此IBIS模型通过了质量等级2a。

 

缓冲区模型	福姆
输入	99.99%
开漏	99.68%

 

IBIS质量等级2b验证

IBIS质量等级2b要求模型与工作台测量相关，因此需要考虑可能影响工作台测量性能的因素。执行台式测量时的主要挑战是信号衰减，这主要是由迹线寄生效应引起的。测量来自实际单元的数据时，最好使用带有低电容探头的专用板，以尽可能减少迹线寄生效应的影响。在这种情况下，IBIS工作台专用板是信号完整性问题的解决方案，减少了可能引入目标信号的不需要的信号引起的衰减。图19显示了IBIS质量等级2b的验证过程。

图 19.IBIS模型质量等级2b验证过程。

IBIS模型相关性的主要目标是获得尽可能接近参考的结果。在示波器中捕获上升/下降时间数据时，最好使用负载极低的探头来减少信号衰减。探头和仪器组合引入的误差会对目标信号产生重大影响。根据泰克的说法，“特殊的滤波技术和正确选择的工具，以解嵌测量系统对信号的影响，显示边沿时间和其他信号特性，是测量实际硅性能时要考虑的关键因素。6

图20和图21分别显示了考虑负载条件的输入和漏极开路缓冲器的IBIS模型的仿真设置。串联到缓冲器的RLC值是来自电路板走线的寄生值。在通过夹具添加任何载荷以复制实验室设置时，重要的是要考虑它们对模型性能的影响。

图 20.具有加载条件（输入缓冲区）的实际IBIS仿真设置。

图 21.具有加载条件的实际IBIS仿真设置（漏极开路缓冲器）。

图 22.具有加载条件（输入缓冲器）的工作台设置。

图 23.带负载条件的工作台设置（漏极开路缓冲器）。

图22和图23分别显示了基准设置的示意图，分别显示了输入和漏极开路缓冲器的加载条件。5 V脉冲信号用于驱动漏极开路缓冲器，该缓冲器连接到50 Ω负载。输入和漏极开路缓冲器的IBIS仿真和台架测量的相关结果分别如图24和图25所示。

图 24.实际硅单元与IBIS模型验证结果（输入缓冲器）。

图 25.实际硅单元与IBIS模型验证结果（漏极开路缓冲器）。

表6显示了输入和漏极开路缓冲器的FOM值与实际硅台测量值相关时。FOM值大于95%，这意味着两个缓冲区的IBIS模型通过质量等级2b。由于该模型通过了质量等级2a和质量等级2b，因此现在可以将其视为质量等级3的IBIS模型。

 

缓冲区模型	福姆
输入	99.23%
开漏	98.52%

 

结论和要点

提取硬件到模型关联所需的数据是通过台架测量构建高质量IBIS模型最具挑战性的过程之一。通过仔细关注细节并了解I/O电路的行为，可以实现实验室测量与IBIS仿真结果之间的紧密关联。消除尽可能多的衰减是具有高相关性FOM值的关键。考虑到这一点，建议使用具有良好匹配设备和附件的专用测试夹具，以确保信号的完整性。

同样重要的是要记住，在相关性方面，IBIS模型和参考设置在信号将通过的走线方面必须相同。这减少了相关性中引起的误差，从而增加了 FOM 值。

拥有IBIS质量3级模型对半导体供应商和客户来说都是一个优势。这确保了模型在从硅前到实际硅测量进行验证时具有更高的精度水平。

审核编辑：郭婷