多波束相控阵接收机混合波束成形功率优势的定量分析

本文重点比较了模拟、数字和混合波束成形架构的功率效率。为接收相控阵开发了三种架构功耗的详细基于方程的模型。该模型清楚地说明了各种组件对总功耗的贡献，以及功率如何随各种阵列参数而缩放。比较不同阵列架构的每波束带宽乘积功耗，表明混合方法适用于具有大量晶片的毫米波相控阵的优势。

介绍

在本文中，比较了不同的波束成形方法，特别关注创建多个同时波束的能力和功率效率。相控阵在现代雷达和通信系统中发挥着越来越重要的作用，这重新引起了人们对提高系统性能和效率的兴趣。数字波束成形（DBF）及其与传统模拟方法相比的优势已经众所周知数十年，但与数字信号处理相关的各种挑战阻碍了其采用。随着特征尺寸的不断缩小和计算能力的指数级增长，我们现在看到了对采用数字相控阵的广泛兴趣。虽然DBF具有许多吸引人的特性，但功耗和成本的增加仍然是一个问题。由于具有卓越的功率效率，波束成形的混合方法可能适用于许多应用。

模拟与数字波束成形

波束成形的核心是一种延迟和求和运算，可以在模拟域或数字域中进行。模拟波束成形也可以根据延迟或相移在信号链中的哪个位置进行分类。在本文中，仅考虑RF波束成形。如图1a所示，来自天线元件的信号经过加权和组合以形成波束，然后由混频器和信号链的其余部分进行处理。这就是传统上相控阵的实施方式。

图1.（a） 模拟和 （b） 数字波束成形架构的比较。

这种架构的缺点之一是难以创建大量同步波束。现在，为了创建多个波束，每个元件的信号需要在延迟和独立求和之前被分割。执行此操作所需的可变振幅和相位（VAP）块的数量与元件数量和光束数量成正比。VAP模块以及网络的分割和组合占用了大量面积，除了几个波束之外，分割和组合网络的面积要求和复杂性不断提高，使得实现多个同步模拟波束变得不切实际。对于平面阵列，面积的增加也使得难以将电子元件安装在由元件间距决定的网格内。此外，更根本的是，每次分频时，信噪比（SNR）都会降低，并且本底噪声限制了信号在被掩埋在本底噪声之前可以分离的次数。

另一方面，使用DBF，创建多个同时光束相对容易。如图1b所示，每个元件的信号被独立数字化，然后在数字域中进行波束成形操作。一旦进入数字领域，就可以创建信号的副本，而不会损失任何保真度。然后，可以将信号的新副本延迟并相加以创建新的波束。理论上，这可以根据需要重复多次，从而产生无限数量的光束。实际上，数字信号处理的限制以及相关的功率和成本将限制波束数量或波束带宽积。此外，DBF中的波束数量可以即时重新配置，这是模拟技术无法实现的。DBF还承诺更好的校准和自适应调零。所有这些优势使DBF在通信和雷达系统中的各种相控阵应用中具有吸引力。但所有这些好处都是以增加成本和功耗为代价的。基带上的DBF需要为每个元件提供一个ADC和一个混频器，而对于模拟波束成形，每个波束需要一个ADC和一个混频器。组件数量的增加显著增加了功耗和成本，特别是对于大型阵列。此外，由于DBF中的波束成形发生在基带上，混频器和ADC受到每个元件宽视场中存在的任何信号的影响，因此需要具有足够的动态范围才能处理可能的干扰源。对于RF波束成形，混频器和ADC享有空间滤波的优势，因此可以放宽动态范围要求。在保持相位相干性的同时分配高频LO信号也是DBF实现的一个挑战，并增加了功耗。

数字波束成形的计算要求是影响整体功耗的重要因素。DSP必须处理的数据量与元件数量、波束数量和信号的瞬时带宽成正比。

对于以毫米波频率工作的大型阵列，信号带宽通常很大，数据负载可能非常高。例如，对于具有500 MHz带宽和8位ADC的1024元件阵列，DSP每个波束每秒需要处理约8 Tb的数据。移动和处理如此大量的数据需要大量的电力。就计算负载而言，这将转化为大约 4×1012每个波束的每秒乘法运算数。对于全信号带宽下的多波束，所需的计算能力超出了当今DSP硬件的能力范围。在典型实现中，波束带宽积保持恒定，因此对于不断增加的波束数量，总带宽在波束之间分配。数字信号处理通常以分布式方式完成，以便能够处理大量数据。但这通常需要在波束成形灵活性、功耗、延迟等方面进行各种权衡。除了处理能力外，各种DSP模块的高速输入/输出数据接口也会消耗大量功率。

混合波束成形

混合波束成形，顾名思义，结合了模拟和数字波束成形技术，在两者之间提供了一个中间地带。一种方法是将阵列划分为较小的子阵列，并在子阵列内执行模拟波束成形。如果子阵列中的晶片数量相对较小，则产生的光束相对较宽，如图2所示。每个子阵列都可以被认为是一个具有某种方向辐射图的超元素。然后使用来自子阵列的信号执行数字波束成形，从而产生对应于阵列全孔径的高增益窄波束。与全数字波束成形相比，使用这种方法，混频器和ADC的数量以及数据处理负载的大小会减少子阵列的大小。这大大节省了成本和功耗。对于 32×32 晶片阵列，2×2 的子阵列大小会产生 256 个子阵列，半功率波束宽度 （HPBW） 为 50.8° 或 0.61 个球面度。使用来自 256 个子阵列的信号，使用 DBF 可以创建尽可能多的波束。对应于全孔径的HPBW为3.2°或0.0024 sr。然后可以在每个子阵列的波束内创建大约254个数字波束，而不会彼此重叠。与全DBF相比，这种方法的一个局限性是所有数字波束都将包含在子阵列图案的视场内。子阵列模拟波束当然也可以转向，但在单个时间点，模拟波束宽度对最终波束的指向位置施加了限制。

图2.混合波束成形。

由于子阵列模式通常很宽泛，因此对于许多应用来说，这可能是一个可以接受的权衡。对于需要更大灵活性的其他设备，可以创建多个独立的模拟波束来解决此问题。这将需要在RF前端增加VAP模块，但与全DBF相比，仍然可以减少ADC和混频器的数量。如图3所示，可以创建两个模拟波束以实现更大的覆盖范围，同时仍将混频器、ADC和产生的数据流的数量减少两倍。

图3.具有多个模拟波束的混合波束成形。

与DBF相比，混合波束成形也会导致旁瓣退化。当数字波束被扫描到远离模拟波束中心的地方时，由于相位控制的混合性质，会引入相位误差。子阵列内晶片之间的相位增量由模拟声束控制确定，并且无论数字扫描角度如何，它都保持固定。对于给定的扫描角度，数字控制只能将适当的相位应用于子阵列的中心，并且当我们从中心向子阵列的边缘移动时，相位误差会增加。这会导致整个阵列出现周期性相位误差，从而降低波束增益并产生准旁瓣和光栅瓣。这些效应随着扫描角度的增加而增加，与纯模拟或数字架构相比，这是混合波束成形的一个缺点。通过使误差不周期性，可以改善旁瓣和光栅瓣的退化，这可以通过混合子阵列大小、方向和位置来实现。

电源效率

本节从接收相控阵的角度比较了模拟、数字和混合波束成形的功率效率。模拟、数字和混合波束成形的功耗模型分别在公式2、3和4中给出。表1给出了各种符号的含义及其后续分析的假定值。

 

 

 

象征	意义	价值	裁判
P液化天然气	液化钠功耗	15 mW/实例	1
P损失补偿	补偿RF/LO路径中各种损耗的功率	1.5毫瓦/分贝	1
P搅拌机	混频器/LO放大器功耗	40 mW/实例	2
P模数转换器	模数转换器功耗;8 位，1 GSPS	5 mW/实例	3, 4
b	模数转换器位数	8
PDSP-comp	用于波束成形计算的 DSP 功率	1.25 毫瓦/公威速	5
P塞尔德斯	用于 I/O 的 DSP 电源	10 毫瓦/每秒	6
L电子烟	无源增益和相位控制引起的损耗	10分贝	7
L分裂	ABF 的功率分配器丢失	4分贝
L梳	ABF 功率组合器中的损耗	1分贝
L路径	单位长度的射频/LO路由损耗	0.05分贝/毫米	8
D	数组的长度/宽度	155 毫米
Ds	子阵列的长度/宽度	15 毫米
Dx	用于路由和组合射频信号的附加长度系数	0.25
m	元素数量	1024
ms	子数组中的元素数	16
n	梁数	—
ns	混合波束成形中的模拟波束数量	4
网新	信号的瞬时带宽	500兆赫
数字信号处理器卫生纸	DBF 的 DSP 的最大吞吐量	8 茶匙

 

关于功耗模型的一些关键点是：

假设所有三种波束成形架构的混频器RF信号功率相同。

在一些已发表的文献中，有人认为，对于DBF，由于ADC的量化噪声对SNR的影响会降低阵列因子，因此与模拟波束成形相比，可以减少所需的位数。然而，在DBF中，ADC还需要具有更高的动态范围，因为它们不享受空间滤波的优势，并且需要处理每个元件辐射方向图视场中存在的所有干扰源。考虑到这一点，假设ADC的位数对于该模型中的所有情况都是相同的。

对于DBF，波束带宽积受DSP处理能力的限制，可变DSP会考虑这一点。卫生纸.对于混合情况，最大处理能力与功耗的降低成正比。

DBF 的 DSP 电源有两个组件 — 计算和 I/O。每个复杂的乘法都需要四个实乘和累加（MAC）运算，并基于“评估信号处理应用的每瓦性能趋势”。5MAC操作的功耗计算为每个GMAC约为1.25 mW。在这种情况下，I/O 消耗大部分 DSP 功率，基于“在 16 nm FinFET 中使用 32 路时间交错 SAR ADC 的 56-Gb/s PAM4 有线收发器”，估计为 10 mW/Gbps。6对于需要更密集计算的更复杂的波束成形方法，功率比的偏差较小，但总DSP功率会增加。此外，此模型中的 I/O 功耗假定数据传输最少。根据DBF架构，I/O中的功耗可能会更高。

ADC和DSP计算的功耗呈指数级增长，取决于位数。因此，可以通过减少位数来大幅降低这些功率数。另一方面，DSP I/O功耗是最大的贡献者，其随位数的扩展幅度较小。

路由损耗 （L路径） 通过组合硅 IC 和低损耗 PCB 上的 GCPW 传输线损耗来计算。对于片上传输线，假设损耗为0.4 dB/mm，对于PCB走线8，损耗为0.025 dB/mm。据估计，5%的线路将在芯片上，其余的将在PCB上。对于模拟波束成形，考虑了RF合并所需的路由损耗，而对于数字波束成形，则考虑了LO分配网络的损耗。

对于混合模型，假设每个光束对应于阵列的完整孔径。

功耗对光束数量的依赖性如图4所示。对于模拟情况，改变光束数量需要更改设计，而在DBF中，光束数量可以使用相同的设计即时更改。对于混合情况，具有固定数量的模拟光束（ns） 被考虑。还假设，当光束数小于ns，则未使用路径中的放大器将断电。

图4.模拟、数字和混合（具有四个模拟波束）波束成形架构的功耗与波束数量。对于模拟情况，该线显示为四个波束以上的虚线，以表示使用模拟技术实现更多波束的难度。对于数字和混合情况，一旦达到DSP的容量，功率和波束带宽积就会变得恒定。

对于单波束，由于额外的混频器、LO放大器和ADC的开销，数字实现会消耗更多的功率。功率增加的速率取决于数字外壳的聚合数据速率的增加;对于模拟情况，它与补偿分裂和额外VAP模块损耗所需的功率有关。由于上述分离和组合网络的复杂性，使用模拟波束成形实现大量波束是不切实际的，并且四个以上波束的虚线反映了这一事实。对于DBF，一旦达到最大DSP容量，功耗就不会再增加。超过该点，每个波束的带宽会随着波束数量的增加而降低。DBF在功耗方面确实与ABF收支平衡，并且对于大量光束消耗的功率更少。与DBF相比，混合方法显着降低了功率开销和斜率，并更快地实现了盈亏平衡点。

图5比较了三种情况下波束形成的功率效率，其中绘制了每个波束带宽乘积的功耗。在这种情况下，模拟波束成形始终保持更高效。混合方法从两个极端之间的某个地方开始，可以与大量光束的模拟情况相媲美。

图5.比较模拟、数字和混合波束成形架构的功率效率。

结论

本文介绍的比较和功耗模型仅适用于接收（Rx）相控阵。对于传输情况，一些基本假设将发生变化，完整DBF架构的功耗损失可能不那么严重。即使对于接收情况，三种架构之间的差异也在很大程度上取决于公式2至4中概述的参数。对于表 1 中给出的参数值以外的参数值，图形之间的差异将发生变化。但可以肯定地说，混合方法将为许多应用节省大量功耗，同时保留数字波束成形的大部分优势。如前所述，采用混合路线也有缺点，但对于许多应用来说，这些权衡可能值得节省功耗。

审核编辑：郭婷