RF收发器实现优化电源的解决方案

作者：Pablo Perez, Jr. and John Martin Dela Cruz

本信号链功率优化系列的第1部分讨论了如何量化电源噪声，以确定其影响的信号链器件参数。通过确定信号处理设备可以接受的实际噪声限制，可以创建优化的配电网络（PDN），而不会影响其产生的信号的完整性。在第2部分中，该方法应用于高速模数和数模转换器，表明将噪声降低到必要的水平并不总是等同于更高的成本、更大的尺寸和更低的效率。实际上，这些设计参数可以在一个优化的电源解决方案中得到满足。

本文重点介绍信号链的另一部分——RF收发器。在这里，我们检查设备对来自每个电源轨的噪声的灵敏度，以确定哪些需要额外的噪声过滤。本文提供了一种优化的电源解决方案，通过将其SFDR和相位噪声性能与连接到RF收发器时的电流PDN进行比较，进一步验证了该解决方案。

优化ADRV9009 6 GHz双通道RF收发器的电源系统

ADRV9009是一款高度集成的射频（RF）捷变收发器，提供双发射器和接收器、集成频率合成器和数字信号处理功能。该 IC 提供高性能和低功耗的多功能组合，可满足 3G、4G 和 5G 宏蜂窝时分双工 （TDD） 基站应用的需求。

图1.用于ADRV9009双通道收发器的标准评估板配电网络。此设置使用带有四个LDO后置稳压器的ADP5054四通道稳压器，以满足噪声规格并最大限度地提高收发器的性能。目标是改进此解决方案。

图1所示为双通道收发器ADRV9009的标准PDN。PDN由一个ADP5054四通道开关稳压器和四个线性稳压器组成。这里的目标是了解配电网络的哪些性能参数可以改进，同时产生不会降低收发器性能的噪声。

如本系列1、2所示，量化ADRV9009对电源噪声的灵敏度对于优化PDN是必要的。ADRV9009 6 GHz双通道RF收发器需要五种不同的电源轨，即：

1.3 V 模拟 （VDDA1P3_AN）

1.3 V 数字 （VDDD1P3_DIG）

1.8 V 发射器和 BB （VDDA_1P8）

2.5 V 接口 （VDD_INTERFACE）

3.3 V 辅助 （VDDA_3P3）

分析

图 2 显示了模拟电源轨（VDDA1P3_AN、VDDA_1P8 和VDDA_3P3）的接收器 1 端口 PSMR 结果。对于数字电源轨（VDDD1P3_DIG和VDD_INTERFACE），我们用信号发生器可以产生的最大注入纹波不会在输出频谱中产生杂散，因此我们无需担心最小化这些电源轨上的纹波。调制杂散幅度以dBFS表示，其中最大输出功率（0 dBFS）相当于50 Ω系统中的7 dBm或1415.89 mV p-p。

图2.接收器1处ADRV9009收发器模拟电源轨的PSMR性能。

对于VDDA1P3_AN轨，测量是在收发器板的两个不同分支上进行的。请注意，在图2中，PSMR在<200 kHz纹波频率下降至0 dB以下，表明这些频率下的纹波在相同幅度下会产生更高的调制杂散。这意味着在低于200 kHz时，接收器1对VDDA1P3_AN轨产生的最小纹波也非常敏感。

VDDA_1P8轨在收发器板中分为两个分支：VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX轨在 ~27 dB 附近达到 100 kHz 时的最小 PSMR，对应于 100 kHz 纹波的 63.25 mV p-p，从而产生 2.77 mV p-p 的调制杂散。VDDA1P8_BB在5 MHz纹波频率下测量的最小值为~11 dB，相当于0.136 mV p-p注入纹波产生的0.038 mV p-p杂散。

VDDA_3P3数据显示，在大约130 kHz及以下时，PSMR低于0 dB，这表明接收器1的RF信号对来自VDDA_3P3的噪声非常敏感。该电源轨的PSMR随着频率的增加而上升，在5 MHz时高达72.5 dB。

总之，PSMR结果表明，在电源轨中，VDDA1P3_AN轨和VDDA_3P3轨噪声最令人担忧，对耦合到ADRV9009收发器接收器1的纹波成分贡献最大。

图3.接收器1处ADRV9009收发器模拟电源轨的PSRR性能。

图3显示了ADRV9009在模拟电源轨下的PSRR性能。VDDA1P3_AN的PSRR在1 MHz时为~60 dB平坦，在5 MHz时略微下降至~46 dB。这可以看作是5 MHz纹波的0.127 mV p-p，与调制RF信号一起产生0.001 mV p-p杂散。

ADRV9009 VDDA1P8_BB轨的PSRR在5 MHz时触底为~47 dB，而VDDA1P8_TX轨的PSRR不会低于~80 dB。在低于1 MHz的频谱中，VDDA_3P3的PSRR高于所示的90 dB。测量被削波在90 dB，因为高达1 MHz的最大注入纹波为20 mV p-p，不足以产生高于本振本底噪声的杂散。该电源轨的PSRR高于1 MHz以下显示的值，随着频率的增加，它在4 MHz时降至76.8 dB，这是10 kHz至10 MHz范围内的最低值。

与PSMR结果类似，PSRR数据显示，耦合到本振频率的大部分噪声，特别是高于1 MHz的噪声，来自VDDA1P3_AN轨和VDDA_3P3轨。

为了确定电源是否满足噪声要求，测量直流电源的纹波输出，从而在100 Hz至100 MHz频率范围内绘制波形，如图4所示。在此频谱中，增加了一个叠加层：边带杂散将在调制信号中出现的阈值。叠加数据是通过在几个参考点将正弦纹波注入指定的电源轨获得的，以查看产生边带杂散的纹波水平，如本系列第1部分所述。

图4至图6所示的阈值数据适用于收发器最敏感的三个电源轨。显示了各种DC-DC转换器配置的电源轨频谱，启用和不启用扩频频率调制（SSFM）或通过LDO稳压器或低通（LC）滤波器进行额外滤波。这些波形在电源板上测量，以便为大于或等于低于噪声限值6 dB的额外裕量留出空间。

图4.为VDDA1P3_AN轨供电的 LTM8063 （各种配置） 的输出噪声频谱，以及该供电轨的最大允许纹波。

测试

图 4 示出了 LTM8063 μModule 稳压器的各种配置的VDDA1P3_AN轨的杂散门限以及测得的噪声频谱。如图 4 所示，使用 LTM8063 直接为电源轨供电并禁用扩频频率调制 （SSFM） 时，会在 LTM8063 的基波工作频率处产生纹波，并产生超过门限的谐波。特别是，纹波在1.1 MHz时超出限值0.57 mV，表明需要后置稳压器和滤波器的某种组合来抑制来自开关稳压器的噪声。®

如果仅添加一个LC滤波器（无LDO稳压器），则开关频率处的纹波刚好达到最大允许纹波，可能没有足够的设计裕量来确保收发器的最佳性能。添加一个 ADP1764 LDO 后置稳压器并开启 LTM8063 的扩频模式可降低整个频谱内的基波开关纹波幅度及其谐波，并降低 1/f 区域 SSFM 引起的噪声峰值。通过打开SSFM并添加LDO稳压器和LC滤波器，可以降低开关动作引起的剩余噪声，从而从最大允许纹波中留下~18 dB裕量，从而获得最佳结果。

扩频调频在更宽的频带上传播噪声，从而降低开关频率及其谐波处的峰值和平均噪声。这是通过3 kHz三角波上下调制开关频率来实现的。这在3 kHz处引入了新的纹波，由LDO稳压器处理。

当SSFM使能时，产生的低频纹波及其谐波在图5和图6所示的VDDA_1P8和VDDA_3P3输出频谱中分别很明显。如图5所示，启用SSFM的LTM8074的噪声频谱为VDDA_1P8轨的最大允许纹波提供最小~8 dB裕量。因此，无需后置稳压器滤波即可满足该电源轨的噪声要求。

图5.LTM8074 （SSFM 接通时） 为VDDA_1P8轨供电的输出噪声频谱，以及该供电轨的最大允许纹波。

图6.为VDDA_3P3轨供电的 LTM8074 （在各种配置中） 的输出噪声频谱，以及该供电轨的最大允许纹波。请注意，电源轨对低频纹波的敏感性，因为这种噪声可能会在3.3 V供电时钟中引起相位抖动。

图6显示了LTM8074 μModule稳压器各种配置的噪声频谱，以及3.3 V VDDA_3P3轨的最大噪声要求。对于该电源轨，我们将使用 LTM8074 静音开关器 μModule 稳压器来检查结果。仅 LTM8074 配置（无滤波器或 LDO 后置稳压器）会产生超过限值的噪声，无论扩频模式是使能还是禁用。®

两种替代配置的结果符合噪声规格，裕量为>6 dB：未使能SSFM的LTM8074加上一个LC滤波器，以及带LDO后置稳压器的SSFM启用的LTM8074。虽然两者都满足了足够裕量的要求，但LDO后置稳压器解决方案在这方面具有优势。这是因为VDDA_3P3轨还提供3P3V_CLK1时钟电源，因此降低1/f噪声相对更重要，因为如果不加以解决，这里的噪声可能会转化为本振中的相位抖动。

图7.一款针对采用LTM8063和LTM8074 μModule稳压器的ADRV9009收发器的优化PDN。

优化的解决方案

根据上述测试结果，图7显示了一种优化的解决方案，在ADRV9009收发器板上使用时，可提供>6 dB的噪声容限。

表 1 显示了优化后的 PDN 与标准 PDN 的比较。组件面积减少29.8%，效率从65.7%提高到69.9%，整体节能0.6W。

为了验证这种优化电源解决方案在系统噪声性能方面的功效，我们进行了相位噪声测量。图7中的优化解决方案与控制案例进行了比较，控制案例是ADRV9009评估板的工程发布版本，即使用图1所示PDN的AD9378评估板。使用相同的电路板，但使用PDN，如图7所示，并比较了相位噪声结果。理想情况下，优化的解决方案满足或超过数据手册参考图。

图8.AD9378在LO = 1900 MHz、PLL带宽 = 425 kHz、稳定性= 8时，ADP5054与μModule器件的PSU之间的相位噪声性能比较。

图8显示了采用基于标准ADP5054电源的AD9378评估板的相位噪声结果与使用基于LTM8063和LTM8074的电源的同一评估板的相位噪声结果的比较。μModule电源解决方案的性能略好，约为2 dB，优于ADP5054电源解决方案。如图8和表2所示，由于外部本振使用了低相位噪声信号发生器，两种电源解决方案的测量结果明显低于数据手册规格。

 

 

偏移频率（兆赫）	相位噪声 （dBc/Hz）
	数据表规格	评价结果
		ADP5054	LTM8063 和 LTM8074
0.1	−100	−137.74	−137.77
0.2	−115	−143.16	−143.32
0.4	−120	−147.37	−147.20
0.6	−129	−149.02	−149.04
0.8	−132	−151.81	−151.96
1.2	−135	−151.73	−151.22
1.8	−140	−153.97	−153.76
6	−150	−155.10	−154.80
10	−153	−154.51	−154.36

 

 

使用两种电源解决方案的收发器SFDR测量结果（如表3所示）显示了两种电源解决方案的性能相当，但LO = 3800 MHz除外，其中ADP5054的开关纹波开始在载波信号输出频谱上产生调制杂散，如图9所示。

 

 

LO 频率 （兆赫）	SFDR （dBc）
	数据表规格	Tx1		Tx2
		ADP5054	LTM8063 和 LTM8074	ADP5054	LTM8063 和 LTM8074
800	70.00	86.03	86.95	86.62	86.63
1800	70.00	85.94	87.30	86.01	85.90
2600	70.00	85.98	86.01	85.50	85.78
3800	70.00	73.87	77.42	73.93	77.31
4800	70.00	71.44	71.98	71.10	71.82

 

 

图9.变送器1载波信号和杂散频率是由于电源开关频率引起的。测量是在LO = 3800 MHz，Fbb = 7 MHz，–10 dBm下进行的。

结论

不同应用的不同要求可能需要进一步改进或改变评估板的配电网络。能够量化信号处理IC的噪声要求，为设计其电源甚至优化现有电源解决方案提供了一种更有效的方法。对于ADRV9009等高性能RF收发器，在PDN中设置噪声注入以确定可容忍的电源噪声量有助于我们在空间要求、效率以及关键的热性能方面改善当前的PDN。请继续关注此电源系统优化系列，了解后续条目。

审核编辑：郭婷