新兴数据转换器架构和技术

一、引言

数据转换器架构和性能的进步吸引了很多 科学界的关注 [1-5] .新的转换器架构和 技术不时出现，以响应不同的应用要求。一些新架构与经过时间考验的架构一起发展，例如 逐次逼近型ADC、流水线ADC、电阻串式DAC等。 虽然其他一些架构不会持续太久，但遵循一个过程 类似于达尔文的选择。

一些创新纯粹是由固有转换器技术挑战驱动的。 例如，通过需要减轻与器件相关的线性度限制 匹配，或者由于某些有限晶体管参数的影响。这 在这些情况下，目的是推动转换的动态性能， 或提高能源效率。

在其他情况下，创新驱动因素对转换器来说更为外在。 他们自己。例如，其中包括需要将ADC/DAC集成到 SoC/SiP，使其面积或功率符合某些约束条件。或根据需要 将数据转换器与传感器/射频/混合信号功能高效连接 或者将它们与数字处理嵌入到复杂的信号链中。

在其他情况下，可能有更多的内在和 外在创新。这就是需要制造转换器的情况 适用于更精细的光刻技术，这反过来又可能引入新设备和 互连挑战。

这种不同的要求和基础条件导致许多完全 不同类型的转换器。它可以挑战设计师客观的能力 评估和比较不同的体系结构选项。开发起来也很难 用于指导解决方案选择的一致分类法。

一种区分方法是评估给定的功率效率 转换器执行其功能。后者通常由 几个流行的功绩因数（FOMs）[1，3-4]的含义。

FOM旨在快速比较类似的ADC/DAC，事实上， 捕获功耗和信号带宽之间的基本权衡 和光谱纯度。但是，随着时间的推移，FOM也被用来突出 性能趋势，指出架构的优势和缺点。也许 在某些情况下，FOM几乎被提升到另一个设计的级别 规范，其刻意优化最终可能会得到回报 科学出版物。FOM的这种意外影响正在得到承认 由技术社区[7]。

但是FOM散点图中的新点经常出现，这是设计师的结果 正在研究，这受应用程序和业务动态的影响。所以 新点的出现不应被混淆为转换器技术在绝对意义上可能做什么的指示（某种程度的相关性 FOM趋势中的技术潜力不应仓促地与因果关系混淆）。

考虑到这一点，本文介绍了两类新兴的转换器架构 综述了技术：时域转换器和压缩传感 变换 器。它们都与FOM镜头不太一致，但值得关注 来自数据转换器技术社区。这些创新的路径 在这里，开放和踏步的架构由一系列不同的目标来证明， 了解哪些有助于指导后续步骤。

这里所涵盖的内容并不以详尽无遗为借口。出版物参考文献 提供给读者以深化许多主题。然而，这篇论文 试图引起技术界对这种有趣的关注 案例，同时提供了一些关于它们的原始观察。

本文的组织结构如下。第二部分讨论数据转换器如何 创新是应用需求与技术之间的共生关系 进步以及电源效率FOM的日益普及可以在哪里 引入不必要的眼罩。第三节讨论时域转换器 并为它们未来的演变提供了猜想。第四部分讨论了压缩抽样，并简要介绍了最新的建筑 突破。第五节得出了一些结论。

二、进展很少是直线

一个。专注于时可以忽略什么 FOM太多了？

在讨论新兴转换器之前，值得指出的是FOM的重点是什么 隐晦的风险。

常用的ADC FOM是所谓的施赖尔FOM，以dB/J为单位 （尽管单位“焦耳”通常被去掉）并定义如下[1]：

其中，SNDR是信噪比和失真比，也以dB为单位并测量 对于高频输入（因此FOM符号中的下标hf），P是 对应的功耗，以瓦特表示，BW为输入信号 带宽以 Hz 为单位测量。通常假定带宽等于样本 速率 fs除以过采样比率 OSR。此定义允许比较 奈奎斯特转换器（BW=fs/2） 和过采样转换器一起 [1]。 基于 ISSCC 过去 20 年发布的 ADC 的散点图 VLSI会议如图1所示[6]。

图 1.1997 年至 2017 年间 ISSCC 和 VLSI 出版物的 Schreier FOM 与信号带宽的散点图。

虽然这显示了已发表内容的全面景观 这两次会议，很容易注意到大多数新数据点 （由正方形和菱形表示的）对应于最高 带宽ADC与对角线虚线渐近线对齐，称为 “技术前沿”。一年后，新数据点的分布也类似。 年，随着较新的点将虚线渐近线推到更宽的频带和 更高的 FOM。公平地说，并非所有在这些会议上接受的论文都应该 建立一个更好的FOM，前提是有价值的创新是 在其他重要方面得到证明，如几个新点所见 远离虚线的喧嚣。

然而，这张照片虽然从能源效率的角度来看很有见地， 应小心使用。相反的观点可能是它不代表 该领域的真正决定性的创新仪表板，甚至可能是 易误解的。让我们考虑FOM观点的一些反例。因为 虽然定量和客观，但这种表示错过了相关的架构 首先未提交公布的创新，或 在解决其他有价值的问题时，不一定在FOM和 因此，它有被忽视或进一步发展的风险。

例如，许多公司正在开发创新高 嵌入在更复杂系统中的 Speed 数据转换器根本不会发布。 对于超宽带光纤、有线的商业应用都是如此。 和无线基础设施通信系统，以及国防和 空间应用（应注意，对于与国防相关的应用 事实上，是禁止出版的具体规范）。非CMOS技术，如 由于异构或光学技术有时也用于这些 这些应用允许处理在任何给定时间可以 比图 1 的技术前沿高出一个数量级。

在某些情况下，电子设备被允许使用尽可能多的功率 需要实现雄心勃勃的绩效目标。对于这些，FOM 或 物理尺寸与图 1 所示相比并不理想。它应该 可以说，虽然这些是异常值，但如果将它们的点添加到 散点图，它们可能会扭曲图 1 中分布的规律性。

此外，如前所述，水平渐近线，称为“架构” 前“没有看到同比增加多少新点。这可能表明陈旧 低带宽ADC的创新1.虽然实际上，有很多相关的 窄带应用中的转换器创新不一定旨在 优化 FOM。事实上，绝大多数商用转换器 每年开发的实际上处理的带宽比接近的带宽低得多 “技术前沿”。引入了许多出色的此类ADC 每年，通常称为“精密转换器”（低带宽，高动态范围）， 以非常创新的方式解决非常重要的应用问题，但它们 故意很少在出版物中披露。这些转换器依赖于 专有电路和算法技术，并利用特殊工艺 技术能力还可以实现非常高的线性度和噪声性能。 所有这些形式的创新都受到商业秘密和专利的保护， 通常认为让他们在 开放文学。可以预料的是，这些细节都不会被故意披露。 这里。尽管有兴趣的读者可以通过深入证实这种断言 浏览相关案例，在美国和欧洲专利中公开获得 办公网站。

总之，如果使用得当，FOM是非常有用的工具。然而转换 效率只是观察转换器进度的一个镜头。过分强调 著名会议的转换效率将不可避免地激励和 可能以牺牲其他重要利益为代价发展合群的研究路线 方向。其次，尽管同样重要，但基于FOM的趋势可能会错失 一些重要的工业创新。

B.当应用程序需求触发重大转变时

应用领域的趋势是主要驱动因素，信号规格的进展在应用空间内可能会发生巨大变化，因此 迫使技术错位。

例如，蜂窝无线中通常需要高速转换器 基础设施系统 [10]。大约六年前，接收信号路径 对于蜂窝基站 （BTS） 来处理信号 例如射频带宽带宽为 75MHz 的多载波 GSM 信道或 射频带宽=100MHz的CDMA信道。上一代的要求是 大约40MHz，而大约三年后，下一代BTS的出现 需要带宽为 BW=200MHz 的射频带宽。今天，就所谓的第五项达成共识 代 （5G） 系统适用于 BTS [12] 能够处理 带宽=1GHz~1.2GHz。

因此，如果使用ADC对零差接收方案中的基带进行数字化处理，则其 从40MHz一代开始，采样率需要大约翻倍 到 100MHz 一代，然后再次加倍以实现 200MHz 一代。 但后续ADC代将需要5至6的采样速率 比其前身高出数倍，可处理1~1.2GHz频段。所以虽然在 以前的案例 适当的工艺技术过渡几乎 相同的ADC架构可以满足要求，在最后一种情况下，大量的 架构变革是必不可少的。

继续相同的应用空间，转换器要求 与前面的示例相比，进度实际上可以变得更不线性。为 例如，如果考虑常用的外差接收方案，则ADC为 可用于将所需的通信信道与频段带宽数字化，但 以中频 f 为中心如果，而不是在基带/零中频中。在 100MHz带宽系统一代，通常选择这样的中频频率 介于 150MHz 和 350MHz 之间。在200MHz系统中，一些基站系统 设计已经移动了他们的 F如果频率略高。所以，再次，一个示例 加倍率非常具有挑战性，但不一定对采用的 转换器架构。

但是，在一些较新的情况下，对输入信号的要求为 ADC的频率要高得多。即，射频到中频频率 下变频从ADC前面的模拟域移至 数字领域，紧随数字化之后。换句话说，200MHz宽带信号 ADC需要采样，不是以几百兆赫兹为中心;它 现在位于几千兆赫。虽然采样不足是一种可能的途径， 需求是使用第一个奈奎斯特波段进行采集。至于5G蜂窝 通信，设计人员区分低于6GHz的系统，其中 射频信道被放置在6GHz以下，而在毫米波系统中，其中 信道位于29GHz和32GHz左右之间[12]。因此，例如，如果 10-12GSPS ADC可用作接收路径中的RF数字化仪[11] 低于 6GHz 的系统，使 F 翻倍S到20-24GSPS可以提供一些增量 在处理增益和模拟滤波要求方面具有优势。还 需要一种完全不同的毫米波系统方法。

此外，5G通信系统所需的其他技术之一 是波束成形。建立空间定向接收/发送的能力 获得某些移动设备与基站之间的通信链路 通过相控阵天线，每个天线可能具有其射频/混合信号 信号链。当然，处理能力效率非常重要 （FOM），电子设备的尺寸和重量引入了非常严格的条件 到系统设计，也渗透到数据转换器。转炉 结构可以非常紧凑，可以很好地扩展纳米 工艺技术，然后可以集成到大通道数中是 受到大量关注。这包括经典的SAR ADC架构。但 它还包括新兴的转换器类别，例如数字时间和 以下各节将讨论数数到时间转换器。

C. 当转换器的突破成为推动因素时

创新周期不仅仅是在应用程序的方向上工作 挑战推动工程解决方案。它也在相反的方向上工作， 当技术突破使应用程序不实用或 以前可以想象。

例如，虽然修剪在精度方面是相当普遍的做法 几十年来，尽管进行了大量研究，但模拟电路已经 真正成为工业数据转换器设计的主流，只有最后 十五年左右。允许大幅松动的自校准技术 UP 模拟设计在匹配、面积、噪声和线性度、功耗之间进行权衡 消耗，速度[8，1]。正因为如此，在 2000 年代中期，出现了 转换器架构创新显著快速扩张 在多个方向上推动性能前沿向前发展，特别是在 CMOS工艺[1]。首先，8-10b ADC的采样速率从几百个 MSPS很好地进入GSPS范围，这要归功于大量电路的组合 尺寸减小（校准校正匹配限制，因此允许 尺寸减小，从而加快速度）和简单的双向（“乒乓球”） 交织。然后进一步改进磁芯自校准，以及更高阶 时间交错（8个子ADC或更高），由通道失配校准辅助， 还使奈奎斯特速率 12-14b ADC 能够突破 GSPS 速度障碍 [1， 2， 11]。 在连续时间△ΣADC中采用了不同的自校准技术 控制环路滤波器、反馈延迟中的参数扩散，以及 线性化反馈DAC。因此允许此类架构数字化数百个 以低GHz范围为中心的频率的MHz信号频段[10]。

因此，再次考虑上一节中的示例，蜂窝无线 通信系统受到就业能力的积极影响 射频数字化和合成。这使得移动很多 从模拟/射频域到的调制/解调功能 数字领域，对集成、灵活性/可编程性具有实质性的好处， 开发时间等

同样，新的自校准功能可大幅减小尺寸和功耗 技术也使医疗领域的小型化/集成化成为可能 仪器仪表系统，其中数据转换器也构成了瓶颈之一，因此能够创建经济实惠的便携式健康监测系统 例如超声波系统等，对我们的健康有明显的好处。

最后，虽然模拟系统的发展理念传统上是 一直为最佳性能而设计，留给修整和校准的作用 弥补制造缺陷，自校准的最新进展是 迅速改变这一策略。展望未来，更深层次的模拟-数字协同设计是 预期。例如，为了进一步克服功率/速度限制， 数据转换器架构偏好可能会偏向那些虽然具有特征 通过高但可预测和可校正的非线性度，可以实现大幅更高的 速度或更低的功率或更小的面积，留给自校准和软件 线性化的任务[1-3，37]。

III. 时间到数字 （TDC） 和数字到时间 （DTC） 转换器

A. 探索时域数据转换器的理由

MOS 器件缩放伴随着电源电压缩放。艰难的权衡 信号裕量、噪声、线性度、带宽、功耗和 器件匹配会限制电压域的性能 模拟电路;包括数据转换器 [8]。

九十年代初，为了应对电压模式信号摆幅的裕量缩小问题，研究人员探索了电流模式电路[9]。但是虽然 当前范围内的硬上限并不总是立即明确，电流和 电压通过有限节点阻抗相互连接。不可避免地，原版 电压模式处理的边界条件导致同源挑战 在电流模式系统中。此外，许多信号源，传感器和 执行器是电压模式器件，因此使电压-电流和 电流-电压传感器是不可避免的新瓶颈2.

与此同时，虽然降低电源电压的步伐已经放缓 向下，电压裕量问题并没有消失。模拟设计人员有 开始研究另一个可用于表示和 过程信息：时间间隔3.锁相环（PLL）或延迟锁相环（DLL）等时域电路是成熟的架构和开创性的 时域数据转换器的工作可以追溯到几十年前。 时间到数字（TDC）和数字到时间（DTC）转换器实际上是 数字和半数字计时/时钟系统的重要功能块 [1]。

B. TDC/DTC基元电路

处理时间的两个最重要的模拟电路原语是 CMOS逆变器和D型边缘触发触发器（DFF）[1，13]。电压/ 由TDC/DTC处理的电流域信号通常具有大约 矩形或，特别是在高频下，扭曲的正弦形状。虽然 真正重要的不是它们的形状。重要的是当这些信号穿过 预先建立的阈值集，从而确定从 0 到 1 或从 1 到 0。这种过渡瞬间被随意地称为“零” 穿越“时间。

在TDC/DTC中，CMOS逆变器经常缺电，以便能够 通过控制电流IC或控制电压VC调节其栅极延迟，以及 它用于实现电压控制延迟单元（VCDU），如示例所示 如图2所示[13]。输入由信号表示φ在，而输出为 信号φ外.在本例中，控制变量为 VC，并且可以改变网门 延迟 ΔT。VCDU电压-时间特性静态点处的小信号增益Gφ决定了该基元处理时间的能力[13]。

图 2.a） 压控延迟单元（VCDU）;（b） 基于缺电流逆变器的可能电路实现;（c） 投入φ的时间图在和输出φ外;（d） VCDU的电压-相位特性示例，其中中心线性区域可以用相应的线性化电压-相位增益Gφ来识别。

VCDU 如图 2 中的 VCDU 或替代 VCDU，尤其是那些在 差分形式，是环形振荡器VCO和电压控制的构建模块 然后用于时间信号的连续处理的延迟块。

另一个时域基元是D型边缘触发触发器（DFF），如 如图 3 所示。DFF可用作模拟基元来实现 一个比较器函数，因为给定两个脉冲，比如φ在和φ裁判，馈送到其 D 输入和时钟输入分别如图 3 所示，将返回一个逻辑 1 在其 φ时的 Q 输出在潜在客户φ裁判(