解决有线电视基础设施下游发射机挑战

在对更快互联网连接需求的推动下，有线电视行业开发了新的网络架构，用于向用户提供千兆服务。这种光纤深度方法使用远程 PHY 设备 （RPD），通过使用数字光纤将关键硬件移近用户。这与无线（蜂窝）网络中的远程射频头相当，虽然这节省了空间并减少了前端的散热，但它为远程设备带来了新的设计挑战。

虽然绝对频率较低，但有线电视信号的带宽比无线信号宽得多，从108 MHz到1218 MHz跨越几个倍频程，具有多个带内谐波。RPD为设计人员带来了一场完美的风暴，其中RF和混合信号硬件必须覆盖更宽的频率范围，具有更高的RF功率、更低的本底噪声和更好的线性度，同时消耗更少的直流功率。每个下游最终级RF放大器的典型功耗为18 W，对于4端口系统，这大约是140 W至160 W功率预算的50%，通常可以提供给RPD（并由RPD耗散）。

ADI公司的电缆数字预失真（DPD）效率增强技术应用于DPD优化功率倍增器（ADCA3992），结合高速数据转换器技术的进步，可实现单个DAC（如AD9162）和单个ADC（如AD9208），并辅以高度集成的时钟解决方案（HMC7044），使全频段DPD成为现实。

本文介绍向远程PHY的演变，以及ADI公司如何使用专有DPD解决效率和线性度挑战，并将ADI的算法和IP核集成到OEM现有的FPGA实现中。

背景

自 60 多年前作为社区接入电视 （CATV） 推出以来，有线电视已从简单的单向（仅下行）模拟链路发展为复杂的多模、多通道双向系统（包括上行或反向路径），支持模拟电视、基于 IP 的标准清晰度 （SD） 和高清 （HD） 数字电视，以及用于互联网下载和上传的高速数据。这些服务由多个系统运营商 （MSO） 提供。

有线数据和数字电视服务使用电缆系统接口规范（DOCSIS）提供给消费者，该规范由CableLabs和贡献公司开发。前端（电缆调制解调器终端系统或CMTS）的配置经历了多次演变，包括将EdgeQAM调制器作为独立单元或作为融合电缆接入平台（CCAP）的一部分与CMTS集成。对下游数据容量的需求现在正以约50%的复合年增长率（CAGR）增长，这意味着需求大约每21个月翻一番。1为了满足这一需求，自 1997 年 DOCSIS 1.0 发布以来，下行数据速率已从 40 Mbps 增加到 1.2 Gbps（广泛部署的 DOCSIS 3.0 实施）。

这些下行速度提升是通过多种技术的组合实现的，包括通道绑定、更复杂的调制（从 64 QAM 移动到 256 QAM）和更高的下行频率上限（从 550 MHz 到 750 MHz 到 1002 MHz）。在美国，所有这些都是在保留传统模拟电视服务中的 6 MHz 信道计划（EuroDOCSIS 和 C-DOCSIS 为 8 MHz）的同时实施的，但为了支持高达 10 Gbps 的下行速率，有必要进行更根本的更改，并于 2013 年发布了 DOCSIS 3.1 标准。虽然 DOCSIS 3.1 继续支持传统标准，但它使用频谱效率更高的正交频分复用 （OFDM） 技术，通道带宽高达 190 MHz，支持高达 4096 QAM。此外，下行频率范围的频率上限增加了20%以上，达到1218 MHz，并可选择扩展到1794 MHz。

随着时间的推移没有改变的一件事是使用阻抗为 75 Ω 的同轴电缆作为与用户电缆调制解调器的物理链路。在 1990 年代之前，系统在前端和用户之间使用 100% 同轴电缆，但目前的大多数部署都是混合光纤铜缆 （HFC）。在HFC中，模拟电光转换器连接到前端的同轴输出;然后使用光纤将信号传输到靠近服务区域的节点，然后通过光电转换器，通过同轴电缆最终分配给用户。通过架空或地下电缆与用户进行最后一英里的连接已成为系统的瓶颈，但升级到光纤到户（FTTH）链路非常昂贵且具有破坏性，电缆MSO决心充分利用其现有的同轴电缆资产。与双绞线电话电缆相比，同轴电缆具有相对良性的环境，具有固有的干扰或串扰屏蔽，并且由于阻抗不匹配而导致的信号反射水平适中。然而，从节点到最远用户的典型距离可达1200英尺，频率相关损耗特性非常显著（108 MHz和1002 MHz之间有近17 dB的斜率），需要预加重或倾斜，由具有高通响应的RF滤波器插件实现。

图1.使用 HFC 部署有线电视。

在典型的HFC部署中，如图1所示，从光节点连接的单根干线同轴电缆为数百个用户供电，多路RF分路器将信号分配到子组，分路器将引入电缆连接到单个用户。在典型的节点 + n 系统中，宽带升压放大器定期插入网络以提高信号电平，以确保电缆调制解调器具有足够的信噪比 （SNR）。

为订户提供更大的数据容量

DOCSIS 干线电缆上的可用数据带宽在所有连接的用户之间共享，并且有两个选项可以为所有用户提供更多带宽：

提高通过电缆的数据速率

减少连接到电缆的用户数量

如前所述，通过使用通道绑定、高阶调制方案以及扩展频谱以提供更多可用通道，可以提高标题数据速率。然而，增加下游容量只是解决方案的一部分，因此网络架构也已经发展到减少连接到节点的用户数量，最初通过节点分段或节点拆分，将支持的用户数量从最多 2000 个减少到不到 500 个。这种方法有效但昂贵。拆分或分段的替代方法是通过使用具有数字光纤链路的分布式接入架构 （DAA） 将物理层 （PHY） 与 CCAP 分离来修改网络架构，如图 2 所示。远程PHY硬件包含下游调制和RF级以及上行RF级和解调。从 CCAP 中删除体积庞大且耗电的 PHY 组件，还可以在前端位置使用边缘路由器实现虚拟 CCAP。

图2.带远程 PHY 的有线电视部署。

数字光纤提供比模拟光纤高得多的性能，具有更长的覆盖范围（在确定节点位置方面提供更大的灵活性），并支持单根光纤上大约五倍以上的波长。DAA方法还消除了传统HFC网络的电到光和光到电的转换。这些转换限制了光节点输出端信号的动态范围：模拟转换的本底噪声和线性度都会影响调制误差比（MER），这决定了支持高数据速率所需的高阶调制的能力。

挑战？

光纤深度架构将通过更小的服务组规模、更大的频谱分配自由度以及更好的下线 SNR 和 MER（对于 DOCSIS 3.1 中的高阶调制至关重要）来为每个用户提供更高的容量。由于数字光纤和新硬件距离用户相对较近，因此也有可能获得补充服务，例如在远程PHY节点上增加Wi-Fi接入点。然而，下游模拟发射链中也存在一些新的设计挑战。

DOCSIS 3.1 标准将下行频率上限从 1002 MHz 扩展到 1218 MHz，这意味着必须传输相当于 35 个额外的 6 MHz 信道，并且图 3 所示的上倾程度从 17 dB 增加到 21 dB。

图3.倾斜补偿，用于频率相关的电缆损耗。

由于任何新系统都需要保持与现有部署的兼容性，并且最高 DOCSIS 3.0 通道（以 999 MHz 为中心）中的功率必须保持不变（通常为 57 dBmV），这意味着最高通道（以 1215 MHz 为中心）所需的射频功率将为 61 dBmV。随着通道的增加、倾斜度的增加以及电缆调制解调器对高SNR的需求，A类超线性功率放大器（功率倍增器混合）要求的输出信号电平（节点输出端口之前的最后一个有源元件）增加了一倍以上，达到76.8 dBmV的复合电平。为了满足这种不断增长的RF功率需求，混合设计人员必须将每个混合直流偏置功率从10 W左右提高到18 W，在某些情况下，还需要将直流电源电压从行业标准值24 V提高到34 V。由于节点通常支持多达四个RF端口，每个端口都有自己的混合端口，并且通常由通过同轴电缆注入的60 V交流电源供电，因此这迫使设计发生重大变化，并产生了新的热管理问题。

为了使用 DOCSIS 3.1 支持更高阶的 QAM 配置文件，节点输出端最苛刻的 MER 要求已从 43 dB 增加到 48 dB。2由于MER要求如此之高，DAC时钟上的相位噪声和杂散信号会开始对系统性能产生影响。功率倍增器的主要损伤是非线性失真，包括谐波和互调，直接影响MER以及带内和带外失真。在 108 MHz 到 1218 MHz 的多倍频程工作范围内，存在多个带内偶次和奇次谐波，并且对于 185 个 D3.0 载波（或等效载波），存在一组非常复杂的 IM 产品。倾斜也具有重大影响，因为上部通道中的功率比最低通道中的功率大 100 倍以上，并且显着的差异频率产品可能会落在这里。峰均功率比 （PAPR） 可超过 12 dB。

所有这些因素共同构成了功率倍增器设计人员面临的重大挑战：更宽的带宽、更高的平均和峰值功率以及更高的线性度。最新的A类GaAs/GaN推挽式混合器件（如ADCA3992）可以满足带宽、RF功率和线性度要求，但RF系统设计人员面临的挑战无疑是降低功耗和功耗：直流输入约为18 W直流，RF输出功率为650 mW（相当于76.8 dBmV复合材料）， DC-RF效率仅为3.6%。

什么是系统解决方案？

一旦混合型能够支持所需的带宽和功率，解决方案的第一部分是确保功率倍增器混合型（输出端口之前的最后一个有源组件）被馈入干净的信号。使用高性能宽带16位RF DAC（如AD9162）和低相位噪声、低杂散发射JESD204B兼容时钟源（如HMC7044），可以在整个DOCSIS 3.1频率范围内在DAC输出端实现约52 dB MER。

解决方案的第二部分更为复杂。理想情况下，任何解决方案都会同时提高功率倍增器的输出功率能力并改善MER，同时降低功耗，但这些几乎是相互排斥的：降低功耗会在恒定输出功率下降低MER，或者需要回退RF功率以使MER保持恒定。虽然包络跟踪（ET）等技术可用于提高效率，但创建非常宽带宽的包络信号并对ET过程产生的显着失真进行线性化将带来额外的挑战。

为了提高效率和MER改进，最具吸引力的解决方案是DPD，它几乎在整个无线蜂窝行业中普遍采用。DPD允许用户在更高效但更非线性的区域操作功率倍增器混合体，然后在数据发送到放大器之前先发制人地校正数字域中的失真。如图4所示，DPD的作用是在数据到达放大器之前对数据进行整形，以抵消放大器产生的失真，从而扩展功率倍增器的线性范围。

图4.数字预失真。

凭借扩展的线性工作范围，DPD提供了额外的自由度，允许放大器在降低的偏置电流或电源电压下运行（降低功耗）或改善MER和误码率（BER），甚至可以将两者结合起来。尽管DPD已广泛用于无线蜂窝基础设施，但在电缆环境中实施DPD具有独特且具有挑战性的要求。其中包括在超宽带宽上应用线性化，最大限度地降低实现DPD所需的数字信号处理中的功耗，以及在高度倾斜的频谱下工作。所有这些都必须通过对硬件、FPGA和软件进行适度的更改（和成本增加）来实现。

由于通过将放大器驱动到非线性工作区来提高效率，因此多个带内失真产物对DPD提出了独特的挑战。不仅信号带宽大，而且它在频谱上的位置（距离直流仅108 MHz），对DPD提出了挑战。电缆信号的性质与无线信号非常不同，无线信号的带宽（例如，60 MHz）远小于RF中心频率（例如，2140 MHz）。在典型的 108 MHz 至 1218 MHz DOCSIS 3.1 下行分配中，所需的信号带宽为 1110 MHz，中心频率为 663 MHz。 所有非线性系统中都会发生谐波失真;电缆DPD的重点是带内谐波失真产品。在典型的无线系统中，三阶和五阶谐波是最重要的，因为其他产物会脱离带外，可以通过常规滤波去除。在典型的电缆部署中，最低载波的前 11 次谐波落在带内。

图5.宽带谐波失真对宽带电缆应用的影响。

与仅关注奇次谐波的无线蜂窝相比，在电缆应用中，偶数项和奇数项都落在带内，从而产生多个重叠的失真区域。这对任何DPD解决方案的复杂性和精密度都有一些严重影响，因为算法必须超越简单的窄带假设。DPD解决方案必须适应每个谐波失真的阶数。每个阶 k 需要 ⌊k/2⌋ + 1 项（二阶：k = 2 → 2 项，三阶：k = 3 → 2 项，四阶：k = 4 → 3 项，依此类推）。在窄带系统中，偶数阶项可以忽略，奇数阶在感兴趣的波段内各产生一项。电缆应用中的DPD必须同时关注奇次谐波和偶次谐波失真，并考虑每个阶可以有多个重叠的带内元件。

定位谐波失真校正

考虑到在复杂基带上完成处理的传统窄带DPD解决方案，我们主要关注的是对称位于载波周围的谐波失真。在宽带电缆系统中，尽管对于位于第一次谐波周围的那些项保持了对称性，但对于高次谐波产物，它不再适用。

图6.宽带DPD复杂基带处理中的频偏要求。（a） 在复基带上进行的常规窄带DPD处理。（b） 宽带电缆 DPD、OOB HD 必须进行频率偏移，以允许射频上变频。

如图6a所示，传统的窄带DPD是在复基带上实现的。在这些情况下，只有第一个谐波产物落在带内，因此它们的基带表示直接转换为RF。当我们考虑宽带电缆DPD（图6b）时，较高的谐波失真必须是频率偏移，以便上变频后的基带表示在实际RF频谱中正确定位。

图7.理想化的DPD实现，没有带宽限制。

图7概述了DPD实现。在理想情况下，从数字上变频器（DUC）通过DPD到DAC和功率倍增器的路径将没有带宽限制。同样，观察路径上的ADC将数字化全带宽。请注意，为了便于说明，显示了 2× 带宽的信号路径;在某些无线蜂窝应用中，这可能会扩展到3×到5×。理想的实现方案是DPD产生带内和带外项，完全消除PA引入的失真。重要的是要注意，为了准确消除，项的创建远远超出了目标信号的带宽。在实际实现中，信号路径具有带宽限制和倾斜特性，这会改变DPD性能。

ADI公司为电缆开发了一种完整的实时、闭环、自适应DPD解决方案，包括FPGA结构中的执行器和嵌入式处理器中基于软件的自适应。该实施使用英特尔 Arria 10 660 FPGA，带有嵌入式 ARMCortex 处理器。DPD IP 内核和 ARM 的功耗为 5.3 W，但对于新一代 FPGA 或过渡到 ASIC，预计此功耗将低于 3 W。®®® ® 

结果

图8显示了ADCA3992的测试结果，该ADCA3992在76.8 dBmV总复合功率下工作，电源电压为34 V，偏置电流为400 mA（13.6 W直流电源）。

图8.ADCA3992在76.8 dBmV下的性能，不带DPD（蓝色）和DPD（橙色）。

测试信号是一系列 DOCSIS 3.0 载波，中心频率为 111 MHz 至 1215 MHz，倾斜度为 21 dB。引入了少量间隙以允许查看整个频段的失真。可以观察到，频段底部的失真改善了约6 dB，频段顶部的失真超过8 dB。

与标称非DPD功率倍增器电流530 mA相比，直流功耗节省4.4 W，因此对于4端口系统，总功耗节省为17.6 W减去FPGA功率5.3 W，从而净节省12.3 W。这显著降低了 4 端口系统的功耗（和散热），从 72 W 降至 59.7 W。每个倍增器的偏置电流可能会进一步回退至350 mA （11.9 W），同时仍能满足41 dB的目标MER，从而使系统净节省19.2 W。

结论

尽管高速移动数据和光纤的可用性越来越高，但现有最后一英里网络的庞大足迹及其相对良性的电气特性确保它们在可预见的未来仍将是向消费者提供语音、视频和数据服务的重要载体。随着有线网络过渡到 DOCSIS 3.1 及其演进，满足系统性能要求（如更宽的频率范围、更高的功率、更好的调制精度和更高的功率效率）变得越来越困难。

DPD提供了一种解决这些相互冲突的要求的方法，尽管它在电缆应用中的实施带来了独特而困难的挑战。ADI公司开发了一套完整的系统解决方案来应对这些挑战，其中包括混合信号芯片（DAC、ADC和时钟）、RF功率模块（GaN/GaAs混合）和高级算法。这三种技术的结合为设备制造商提供了一种高性能的适应性解决方案，可以灵活地在功耗和系统性能之间进行权衡，同时将妥协降至最低。软件定义的线性化还支持直接过渡到下一代电缆技术，这些技术有望包含全双工 （FD）、扩展带宽（至 1794 MHz）和包络跟踪 （ET）。

审核编辑：郭婷