最大限度地提高Σ-Δ ADC驱动器的性能

作者：Stuart Servis and Miguel Usach Merino

您是否曾经检查过网络上有多少个“ADC设计缓冲器”条目？在超过 400 万个参考资料中很难找到您要查找的内容。对于大多数模拟和混合信号数据采集系统设计工程师来说，这可能并不奇怪，因为为无缓冲模数转换器（ADC）设计外部前端需要大量的耐心和建议。 它通常被视为一种艺术形式，是多年来掌握手艺的古怪大师的专利。对于外行来说，这是一项令人沮丧的试错任务。大多数时候，由于相互关联的规范的数量，挫败感变成了一个烦人的伴侣，这迫使许多权衡（和评估）直到获得最佳结果。

挑战

放大器级的设计由它们之间相关的两个不同级组成，因此问题变得难以在数学上建模，特别是由于与两个级相关的非线性。第一步是选择缓冲传感器输出并驱动ADC输入的放大器。第二步是设计一个低通滤波器来降低输入带宽，从而将带外噪声降至最低。

理想的放大器提供足够的带宽来正确缓冲传感器或换能器产生的信号，而不会增加额外的噪声，并且提供零功耗，但理想的放大器与实际放大器相去甚远。在大多数情况下，放大器规格将决定整体系统性能，特别是在噪声、失真和功率方面。为了更好地了解问题，第一步是了解分立时间ADC的工作原理。

离散时间ADC获取连续时间模拟信号的样本，然后将其转换为数字代码。对信号进行采样时，根据模拟转换器的类型，有两种不同的场景具有相同的固有问题。

SAR ADC集成了一个采样保持电路，也称为采样保持电路，它基本上是一个开关和一个电容，用于冻结模拟信号，直到转换完成，如图1所示。

图1.采样保持电路示意图。

分立时间Σ-Δ型ADC或过采样转换器实现类似的输入级，即具有一定内部电容的输入开关。对于Σ-Δ型ADC，采样机制略有不同，但类似的采样输入架构使用开关和电容来保存模拟输入信号的副本。

在这两种情况下，开关均采用CMOS工艺实现，闭合时电阻值为非零值，通常为几欧姆。该串联电阻与采样电容的组合（在pF范围内）意味着ADC输入带宽通常非常大，并且在许多情况下远大于ADC采样频率。

带宽问题

输入信号带宽是转换器的一个问题。在采样理论中，我们知道应该删除高于奈奎斯特频率（ADC采样频率的一半）的频率，否则这些频率将在感兴趣的频段中生成镜像或混叠。噪声通常具有一个频谱，其中在ADC奈奎斯特频率以上的频带中可能存在大量功率。除非我们处理这种噪声，否则它将混叠到奈奎斯特频率以下，并增加本底噪声，如图2所示，从而有效地降低了系统的动态范围。

图2.奈奎斯特折叠图像。

ADC输入信号带宽和缓冲器输出带宽是第一个需要解决的问题。为了确保噪声不会混叠，必须限制ADC输入信号的带宽。这不是一个微不足道的问题。

通常，放大器的选择基于大信号带宽（即压摆率）和增益带宽乘积的规格，以涵盖输入信号的最坏情况，这定义了ADC可以跟踪的更快事件。

但是，放大器的有效噪声带宽相当于小信号带宽（通常考虑小于10 mV p-p的信号），这通常至少比大信号带宽高四到五倍。

换言之，如果我们的大信号规格选择500 kHz，则小信号带宽很容易达到2 MHz或3 MHz，这可能会允许ADC对大量噪声进行采样。因此，在将模拟信号馈入ADC之前，应从外部限制小信号带宽，否则测得的噪声将是ADC数据手册规格的三到四倍，这并不好。

图3.同相放大器配置。

 

噪声源	噪声折合到输出端
R传感器

RG

RFB

放大器电流噪声

 

请记住，放大器产生的热噪声取决于放大器增益和总系统带宽。该电路的示例如图3所示，噪声源总结于表1，其中：

T 是以开尔文为单位的温度，

k 是玻尔兹曼常数 （1.38 × 10−23J/K），

电阻值以Ω表示，

BW是指小信号带宽。

前面的公式清楚地表明，在ADC输入引脚之前添加一个具有足够衰减的低通滤波器的重要性，以最小化采样噪声，因为噪声与带宽的平方根成正比。 通常，一阶低通滤波器采用分立电阻和电容实现，具有足够低的截止频率，可消除大部分宽带噪声。一阶低通滤波器的另一个好处是，在ADC对目标频带外的任何其他较大信号进行采样并可能产生混叠之前，降低其幅度。

然而，这还不是故事的全部。内部ADC开关电阻和电容定义了模拟输入带宽，但由于输入信号的变化，也会产生时域充放电周期。每次开关（连接到采样ADC电容的外部电路）闭合时，内部电容电压可能与先前存储在采样电容上的电压不同。

什么是回扣问题？

经典的模拟问题：“如果有两个电容器与开关并联，开关打开，一个电容器存储一些能量，那么当开关闭合时，两个电容器会发生什么？

答案取决于充电电容器存储的能量和电容器之间的比率。例如，如果两个电容器的值相同，则能量将在它们之间共享，电容器端子之间测量的电压将减半，如图4所示。

图4.带电（左）和未充电（右）电容器。

这就是回扣问题。

一些ADC执行内部校准以补偿内部误差，称为自稳零校准。这些程序使采样电容达到接近电源轨的电压或其他电压，例如基准电压除以2。

这意味着放大器和采样电容缓冲的外部信号（必须保持模拟值才能获取新采样）通常不处于相同的电位（电压）。因此，必须对采样电容进行充电或放电，以使其达到与缓冲器输出相同的电位。 此过程所需的能量将来自外部电容（来自低通RC滤波器的电容）和外部缓冲器。这种电荷的重新分配和电压的建立将需要有限的时间，在此期间，电路中各个点的电压将受到干扰，如图1所示。通常会有大量电荷被重新分配，这相当于流入或流出放大器并流入电容器的电流。

其结果是，放大器应该能够在非常有限的时间内对低通滤波器的外部电容和ADC的采样电容进行充电/放电，而限流器由低通滤波电阻增加。

更具体地说，放大器应该能够在给定误差范围内从采样电容和外部源对电容进行充电/放电。外部低通滤波器的截止频率应略高于目标频带，目标频带由滤波器的时间常数、ADC的位数以及样本之间的最差情况转换（即我们应该能够准确测量的最差输入阶跃）定义。

我们如何解决回扣问题？

解决这个问题的更简单的答案是选择具有足够压摆率、带宽增益积、开环增益和CMRR的放大器，并将市场上可能找到的最高电容放在输出端，电阻足够小，以满足低通滤波器带宽要求。

由于电容真的很大，反冲问题可以忽略不计，带宽受到LP滤波器的限制，所以问题解决了吧？

坏消息。以前的解决方案行不通，但是如果您好奇并尝试以前的设置，那么您会发现两件事：电容器的大小将是炼乳容器的大小，放大器将不喜欢连接在输出端的假想阻抗。

放大器的性能取决于放大器看到的假想负载。在这种情况下，低通滤波器的惩罚是THD和建立时间的下降。建立时间的增加会导致放大器无法为电容充电，从而使ADC采样的电压成为正确的最终电压。这将导致ADC输出进一步非线性。

为了说明前面的说法，图5显示了不同放大器输出电流或阻性负载之间的性能差异。图6显示了容性负载引起的小信号过冲，这会影响建立时间和线性度。

图5.AD4896-2 THD性能与负载的关系

图6.ADA4896-2的小信号传输响应与负载的关系

为了尽量减少这个问题，放大器输出应通过低通滤波器的串联电阻与外部电容隔离。

电阻应足够高，以保证缓冲器不会看到假想阻抗，但又应足够小，以满足所需的输入系统带宽，并将电阻两端的IR压降降至最低，因为电流从缓冲器流出，这可能导致放大器可能无法足够快地建立的压降。并联时，电阻应允许外部电容减小到足够小的值，以在不影响建立的情况下将反冲降至最低。

您可以在此处找到更多信息。

幸运的是，有一些工具可以让我们预测DAC、放大器和滤波器的组合性能，比如精密ADC驱动器工具。

该工具可以模拟反冲以及噪声和失真性能，如图7所示。

图7.精密 ADC 驱动器工具游乐场仿真。

低通滤波器的经验法则

通常，在许多建议中都可以看到一阶低通滤波器，但为什么没有人使用更高的滤波器阶数呢？除非您的设备将用于具有特定要求的应用，以消除输入信号中较大的带外干扰源或谐波，否则增加滤波器的阶数将增加系统的复杂性。一般来说，权衡是使小信号带宽略高于您需要的带宽，这将影响噪声，代价是放大器能够轻松驱动ADC输入级，并降低功耗和成本。

减轻负担

我们之前提到过，放大器不喜欢虚阻抗和/或提供高电流，这是电容器添加的元件，用于最小化反冲问题。

改善这种情况的唯一方法是减少回扣本身。最新的ADI转换器（如AD7768和AD4000）已采用该解决方案。

由于转换器架构不同，每个器件采用的解决方案都不同。AD4000 SAR ADC可以在低于模拟输入范围的电源下工作。所采用的解决方案称为高阻态模式，仅适用于低于100 kHz的采样频率。

在AD7768中，电源等于或高于模拟输入范围。AD7768采用的解决方案称为预充电缓冲器，与高阻态模式相反，该缓冲器的工作频率最高可达最大ADC采样频率。

两种解决方案都基于相同的工作原理;驱动ADC的主要困难是容性电荷再分配。换言之，当内部开关重新连接采样电容时，输入缓冲器和低通滤波器看到的压降越低，电压冲击就越低，从而使ADC输入电流最小化。因此，驱动ADC越容易，建立时间越短。滤波器电阻两端的压降减小，因此交流性能得到提升。

对输入电流相对于预充电缓冲器和高阻态使能和禁用的影响如图8所示。

图8.输入电流。

输入电流越高，放大器带宽应越高（即越快）。因此，输入低通滤波器带宽应该越高，这也会影响噪声。

例如，使用SINAD将谐波作为噪声性能，对于以1 MSPS采样的1 kHz输入信号。在不同的滤波器截止频率下，我们得到如图9所示的结果。

图9.AD4003 SINAD与输入带宽（带或不带高阻态模式）的比较

上图显示，与完全相同的配置但高阻态模式关断相比，低输入电流（高阻态模式开启）降低了截止滤波器频率要求，滤波器电阻值也降低了IR压降，从而提高了ADC性能。

在图9中，可以观察到，通过提高输入滤波器截止频率，外部放大器可以更快地对采样电容进行充电/放电，但代价是噪声更高。例如，开启高阻态模式时，500 kHz 采样的噪声小于 1.3 MHz。因此，SINAD 在 500 kHZ 输入带宽下表现更好。此外，低通滤波器所需的电容降低，从而提高放大器驱动器性能。

电路设计优势

在ADI公司最新的ADC中增加这些更易于驱动或减轻负担的特性会对整个信号链产生一些重大影响。ADC设计人员将一些驱动问题引入ADC芯片本身的关键优势在于，解决方案可以设计为尽可能高效地满足ADC的信号要求，从而解决一些问题，包括输入带宽和放大器稳定性。

进入ADC输入端的电流减小，从而减少反冲，意味着放大器需要处理较低的电压阶跃，但仍具有与标准开关电容输入相同的完整采样周期。

在给定周期内具有较小的阶跃电压以建立（斜坡到最终值）与具有较长的建立较大步进的周期相同。净效应是，放大器现在不需要如此宽的带宽来将输入充分建立到相同的最终值。带宽降低通常意味着放大器功率降低。

另一种看法是，想象一下，当预充电缓冲器使能时，通常预计不会有足够的带宽来建立给定ADC输入的放大器现在如何实现足够的建立。

ADI应用笔记AN-1384显示了与AD7768在三种功耗模式下搭配使用时，一系列放大器可实现的性能。本文档所示的放大器之一ADA4500-2表明，在不使用预充电缓冲器时，它在中值功率模式（THD为>−96 dB）下难以建立AD7768的输入。但是，当启用预充电缓冲器时，性能显著提高，优于−110 dB THD。

由于ADA4500-2是一款带宽为10 MHz的放大器，在给定模式下建立AD7768所需的带宽约为12 MHz，因此，这种较低带宽放大器的使用现已通过易于驱动的特性实现。这样，这些特性不仅可以简化前端缓冲电路的设计，还可以更自由地选择组件，使其保持在系统功耗或热上限范围内。

降低进入ADC模拟输入引脚的电流的第二个优点是，现在流过串联电阻的电流更少，串联电阻用作输入RC网络的一部分。

对于传统的ADC输入，相对较大的电流意味着只能使用小值电阻，否则该电阻两端会产生较大的压降。此处较大的压降会导致ADC转换结果中的增益误差或线性误差。

然而，使用较小的电阻值也有其挑战。使用较小的电阻实现与RC相同的带宽意味着使用更大的电容。然而，这种大电容和小电阻的组合会导致缓冲放大器不稳定。

使用易于驱动的特性时遇到的电流降低意味着可以使用更大值的电阻器而不会影响性能，并确保系统的稳定性>。

电路性能优势

考虑到我们已经说过的电路设计的好处，很明显，使用这些特性也有性能优势，或者有机会进一步提高性能。

已经提到的优势是能够使用较低带宽的放大器实现更好的性能，也可用于扩展更优化系统的性能。例如，即使输入信号稳定良好，在最终建立过程中，输入之间仍可能存在一些不匹配。因此，例如，启用预充电缓冲器将意味着最终建立时间要小得多，因此可以实现以前无法实现的最高THD水平。

通过RC网络串联电阻的电流的减少也有利于性能。此外，不仅输入电流显著降低，而且几乎不依赖于输入电压。由于输入对上电阻的任何不匹配都将导致ADC输入端的电压差变小，并且电压降与信号无关，因此可以实现更高的THD。

较低的输入电流也会影响失调和增益精度。由于绝对电流的减小以及信号相关电流变化的减小，每个通道或每个物理板的元件值变化导致失调和增益误差变化的可能性较小（出于同样的原因，较低的电流导致串联电阻上的电压较小）。利用预充电缓冲器，可以实现更好的绝对失调和增益误差规格，以及系统内跨板或通道的一致性能。

在ADC采样速率变化以适应不同信号采集需求的系统中，例如数据采集卡，较低的电流还有另一个好处。如果没有预充电缓冲器，输入无源元件两端的压降随ADC的采样速率而变化，因为ADC输入电容在更高的采样速率下会更频繁地充电和放电。这适用于模拟输入路径和基准输入路径，ADC将这种电压变化视为与采样速率相关的失调和增益误差。

但是，启用预充电缓冲器后，绝对电流和绝对压降一开始就要小得多，因此随着ADC采样速率的变化，电压变化也会小得多。在终端系统中，这意味着随着采样速率的调整，无需重新校准系统失调和增益误差，并且失调和增益误差对ADC采样速率的变化不太敏感。

成本效益

易于使用的功能的主要好处之一是与总拥有成本有关。设计和性能优势的不同方面可能会降低开发成本和运营成本。

更简单的设计意味着更少的设计工作量和更快的第一个原型时间。

更简单的设计意味着在原型设计中第一次成功的机会更大。

更易于驱动的特性可能允许使用较低的带宽，从而使用成本较低的放大器。

失调和增益优势可以减少工厂的校准。

性能改进可以减少现场或按需校准，从而减少停机时间和/或提高吞吐量。

使用AD7768-1的真实示例

表2显示了AN-1384应用笔记中的一些测量数据，可帮助设计人员选择合适的放大器来驱动AD7768-1 ADC。表中的示例表明，在某些放大器上启用预充电功能时，可能会有显著的改进。THD改善的原因主要是由于前面提到的ADC减轻驱动电路负担的影响。例如，当预充电缓冲器启用时，使用ADA4945-1放大器的配置可使THD降低4 dB。同样，ADA4807-2电路的THD也可以提高18 dB。这些示例表明，当与ADI许多最新ADC中提供的易于驱动的特性结合使用时，能够自行实现合理性能的放大器可以实现总体性能水平。

 

放大器	预充电缓冲器	信噪比 （分贝）	总谐波失真 （分贝）	辛纳德 （分贝）
ADA4940-1	禁用	105.4	–114.5	105.0
ADA4940-1	启用	105.2	–120.4	105.1
ADA4807-2	禁用	105.1	–105.7	102.6
ADA4945-1	禁用	105.9	–116.6	105.6
ADA4896-2	禁用	106.7	–118.0	106.5
ADA4807-2	启用	104.9	–123.7	104.8
ADA4945-1	启用	106.0	–120.7	105.8
ADA4896-2	启用	105.5	–130	106.4

 

结论

设计一个电路来驱动无缓冲ADC并非易事，由于转换器的反冲和带宽要求，需要适当的方法和权衡考虑。很多时候，所需的电路将根据THD、SNR和功耗来定义整体系统性能。

采用SAR和Σ-Δ技术的最新ADI精密转换器集成了一组特性，可最大限度地降低转换器输入电流。这最大限度地减少了反冲，大大减少和简化了外部电路，实现了以前无法实现的规格数量。这使得SAR和Σ-Δ技术更易于使用，减少了工程时间，并提高了系统规格。

审核编辑：郭婷