28nm模数转换器支持下一代电子战接收器系统

作者：David Brown and Peter Delos

电子战 （EW） 接收器（特别是信号情报 （SIGINT） 应用）对更高带宽和更小尺寸、重量和功耗 （SWaP） 的需求一直存在，这促使电子战系统设计人员不断寻找高速模数转换器 （ADC） 技术的新发展和改进。虽然65 nm ADC接近其固有的工艺相关性能和带宽限制，但新的28 nm RF ADC超越了这些界限，为下一代宽带接收器系统奠定了新的基础。28 nm工艺节点的晶体管宽度更小，寄生效应更低，可实现更快的采样速率、更宽的模拟输入带宽、集成的数字功能和新的接收器架构，同时降低功耗和整体尺寸。

28 nm 模数转换器的优势

随着宽带电子战系统在现代战场上变得越来越普遍，系统设计人员面临着许多挑战，即如何实现下一代电子战接收器所需的更高性能和更低的SWaP。高速ADC是所有宽带电子战接收器的主要设计考虑因素之一，在很大程度上决定了系统架构以及整体检测和观察能力。高速ADC的许多性能特征，包括采样速率、带宽和分辨率，是决定接收器其余部分设计的因素——从模拟RF域到DSP要求。随着电子战系统设计人员不断开发下一代电子战接收器，对更高ADC带宽和更高分辨率的需求仍然是永恒的行业趋势。更高的采样速率和带宽允许一次数字化更多频谱，从而缓解RF领域的设计挑战并减少扫描时间，同时更大的位深度可提高性能并减少误报和检测。这种对更高采样速率和更好分辨率的永不满足的需求促使高速ADC制造商转向越来越小的晶体管光刻节点（目前为28 nm和16 nm），以便在不增加器件功耗的情况下实现这些要求。

28 nm ADC的基本优势是实现下一代宽带电子战接收器不可或缺的一部分，并为构建未来系统奠定了新的基础。28 nm晶体管降低了寄生栅极电容，由于驱动开关所需的能量较低，因此可实现更快的开关。正因为如此，以及28 nm工艺的物理晶体管尺寸更小，ADC不仅可以实现更快的采样速率，而且每平方毫米可以容纳更多数量的晶体管，从而有可能实现更大的数字处理能力。考虑到固有的低功耗，采用28 nm工艺的ADC是下一代电子战系统中的关键推动因素，其性能和能力要求以前在≥65 nm工艺上被认为是不切实际的。对于大多数电子战系统设计人员来说，28 nm ADC可实现更高的采样速率（几GSPS及以上），这是最具吸引力的ADC特性之一，特别是对于SIGINT、电子保护（EP）和电子支持（ES）应用。与ADC带宽同样重要的是分辨率，它允许更高的SNR/SFDR以及随后检测、观察和处理目标信号的能力。低于 1 的欠采样圣由于更高的模拟输入带宽，奈奎斯特也是可能的。

转向28 nm工艺还允许混合信号半导体制造商将越来越多的数字信号处理和功能集成到其高速ADC中，而无需增加（甚至减少）系统SWaP。集成 NCO（数控振荡器）和 DDC（数字下变频器）等数字特性突破了转换器性能极限，缓解了与更高转换器数据速率和高数字接口功耗相关的系统设计挑战。利用更小的28 nm工艺和提高ADC的片内DSP功能，还可以减轻处理器的大部分处理负载和功耗，使电子战系统设计人员能够降低系统SWaP。

虽然更快的28 nm ADC可以捕获和观察更大的RF频谱，但与ADC奈奎斯特带宽相比，目标信号的带宽可能仍然相对较小。此外，GSPS ADC的大量数据吞吐量可能导致寻找合适的处理器并将其与ADC物理接口的挑战。目前市场上的许多28 nm转换器在10 Gbps以上的通道速率下使用JESD204B接口标准，这可能会带来与路由Gbps SERDES（串行器/解串器）JESD通道相关的电路板布局和信号完整性挑战。幸运的是，通过集成NCO/DDC和片上DSP，ADC可以将目标信号转换为较低的频率或基带，应用数字滤波，并抽取数字数据输出速率，以便对捕获频谱的部分执行更密集的处理。可调谐NCO允许DDC扫描数字化频谱，以便仍然可以分析整个频谱，但具有处理增益和较低数字数据输出速率的额外好处。并行添加多个 NCO 和 DDC 允许用户在 DDC 之间预配置并快速切换和快速跳跃，从而进一步缩短扫描时间，因为从等式中删除了 NCO 调谐。集成的DDC还可以显著节省数字JESD204B接口的功耗。以如此高的速率运行的JESD SERDES可能会增加一瓦特或更多的系统功耗，因此将数据速率降低到较低的速度在这方面非常有益。随着高速ADC不断向更高的采样速率、位深度和带宽迈进，集成DDC和ADC对宽带电子战接收器系统设计人员更具吸引力，因为低SWaP处理器可能难以处理来自ADC的大量数字数据。有关DDC的更多信息和一些实际示例，请参阅Jonathan Harris的“数字下变频器怎么了”第1部分和第2部分。

实现新的接收器架构

外差接收器架构已广为人知，并已经过多年的验证。从历史上看，许多微波接收器都采用双下变频架构实现。对于前几代ADC而言，工作频段频率与ADC输入频率的较大比率使得使用单个下变频接收器架构无法进行镜像滤波。采样速率和模拟输入带宽均增加的新型ADC现在使高性能宽带单下变频架构变得实用且易于实现。

单个下变频接收器架构示例如图1所示。选择前端LNA是为了提高噪声系数性能。如果需要，在LNA前面添加一个限幅器，以提高前端的生存功率能力。工作带滤波器用于衰减带外干扰。接下来，可以根据需要添加额外的增益和/或增益控制。在混频器之前，低通滤波器可以减少RF谐波，这些谐波会增加混频杂散输出。混频器是一个关键的构建模块，选择混频器是为了优化目标频带的性能。混频器之后的另一个低通滤波器在放大前对上边带进行滤波。根据需要增加额外的中频增益。抗混叠滤波器通常是ADC之前的最后一个元件，可抑制采样过程中可能折叠在带内的任何频率。ADC是下一个，虽然它是链中的最后一个，但通常是第一个选择的组件，而接收器的其余部分则围绕ADC构建。

图1.单下变频接收器架构示例。

接下来，我们将回顾选择频率计划选项时的一些注意事项。频率规划是选择频率转换方法的过程，当使用可用组件实施时，通过合理的滤波器设计产生最低的杂散性能。当RF工程师第一次做出这个决定时，次优频率计划有许多选择和影响，可能会使这成为一项艰巨的任务。幸运的是，CAD工具和可用组件的现代进步使频率规划成为一项更易于管理的任务。

一般来说，较高的IF频率在2德·或 3RD从杂散角度来看，ADC奈奎斯特区是首选。我们将首先展示将 10 GHz 工作频段转换为 1 的频率计划来概述其优势圣3 GHz ADC的奈奎斯特，然后显示工作在2 GHz ADC中时的优势德·奈奎斯特区。

图 2 显示了 1 GHz 工作频段在 10 GHz 下到 1 的频率转换圣3 GSPS ADC 的奈奎斯特区。说明了两个主要问题。首先，RF镜像频率与工作频段的距离非常近，需要一个非常困难的滤波器来进行镜像抑制。其次，从IF放大级创建的任何IF都是带内，无法被抗混叠滤波器滤波。

图2.频率规划有问题：中频谐波在中频频带内，这使得镜像滤波变得困难。

图3显示了在2德·奈奎斯特区。较高的IF频率导致镜像频率远离工作频段，RF镜像滤波器明显更容易实现。此外，中频放大器中产生的任何谐波都可以通过抗混叠滤波器滤除，并且将产生的唯一中频谐波是ADC本身内部的谐波。

图3.改进的频率规划：IF谐波在IF频段之外，这意味着可以实现镜像滤波。

使用是德科技 Genesys 工具进行杂散分析可以快速得出相同的结论。图4来自WhatIF频率规划工具。图4显示了WhatIF频率规划工具，该工具设置为10 GHz工作频段、1 GHz瞬时带宽、高端LO选择以及搜索高达五阶杂散。无支线区以绿色表示，在本例中，落在 2德·3 GSPS ADC 的奈奎斯特区。

图4.使用是德科技 Genesys WhatIF 频率规划工具进行杂散分析。

组件启用程序

作为任何频率规划分析的后续工作，应在接收器的预期工作条件下评估混频器和ADC，以验证杂散和噪声性能。

最近发布的高性能3 GHz至20 GHz混频器包括LTC5552和LTC5553。图 5 显示了这些器件的主要特性。这些是同类最佳的高线性度宽带混频器，可直接装入宽带接收器架构。主要区别在于 LTC5552 具有一个差分 IF 输出，而 LTC5553 在所有端口上均为单端。差分IF输出允许整个IF链保持差分，从而消除了通常添加到ADC输入的巴伦。差分中频放大器可通过实现完全差分中频部分而轻松获得，唯一的设计调整是在中频信号链中引入差分滤波器。

图5.宽带、高性能、高线性度混频器。

最近发布的28 nm ADC是AD9208，这是一款14位、3 GSPS双通道ADC，具有本文前面提到的许多特性集和特性。高输入带宽和采样分辨率以及四个集成DDC和NCO等数字特性使AD9208非常适合许多电子战接收器系统和应用。此外，9 GHz的高模拟输入带宽允许AD9208直接采样至2德·和 3RD奈奎斯特频率。甚至 4千奈奎斯特采样可通过干净的低抖动参考时钟实现，以最大限度地减少较高输入频率下的SNR下降。

RF接收器设计人员面临的一个持续挑战是，每个关键的ADC指标都会随着输入频率而降低。对于噪声和无杂散动态范围都是如此。除了硅的限制之外，还需要仔细的封装设计，以适应从硅到封装层压板以及从封装到PWB的RF发射，以保持GHz转换器的输入带宽。

设计良好的RF I/O结构会随着输入频率的降低而逐渐下降。在设计中不考虑这些因素，通常会有一个输入频率，性能会急剧下降。图 7 从概念上对此进行了说明。在为应用筛选转换器时，在提交设计之前需要花费大量精力来验证性能。对于工作在GHz频率下的RF采样ADC，这一点变得越来越重要，在为应用选择ADC之前，应充分了解性能响应与频率的关系。

结论

本文回顾了几种宽带应用和接收器设计考虑因素。电子战应用尤其具有挑战性，因为接收器具有宽工作频段和尽可能多的瞬时带宽。这些挑战表明，对于单下变频接收器架构，在较高的ADC奈奎斯特区工作将产生更好的杂散性能。该目标对ADC的输入带宽和混频级的性能参数提出了挑战。幸运的是，使能组件，包括具有扩展输入频率范围的高速28 nm ADC和宽带高线性度混频器，现在可用于为下一代接收器奠定基础。图 6 显示了一个完整的保护解决方案。

图6.AD9208： 28 nm 3 GSPS、高性能、宽输入带宽ADC。

图7.模拟性能：SNR、SFDR和信号功率都会随输入频率而降低。针对中频采样的设计需要验证所选ADC不会随着所需输入频率而显著降低。此外，在PWB设计中实现时，需要谨慎的RF布局技术。

审核编辑：郭婷