如何利用ZedBoard+AD9361的硬件板卡套装产生点频信号呢

Matlab操作ZedBoard+AD9361产生信号

之前我们基于matlab板级支持包在matlab的控制下，利用ZedBoard+AD9361的硬件板卡套装产生了点频信号。

今天我们使用ADI在github上提供的HDL源码来构建zedboard+AD9361的vivado工程。

根据你vivado的版本选择对应的内容下载，我们使用的是vivado2021.2，直接下载master即可。

 

解压所下载的文件，使用“.../hdl-master/projects/fmcomms2/zed”文件路径下的system_project.tcl文件来构建工程。

但是在构建工程之前，需要先编译库文件，具体需要编译哪些库可以通过打开该路径下的Makefile查看：



打开vivado，在tcl命令框内输入cd d:/hdl-master/library/axi_ad9361，然后再运行 source ./axi_ad9361_ip.tcl，或者点击“tools”->“run tcl script”找到axi_ad9361_ip.tcl进行编译库文件，等待编译完成。 接着继续用同样的方法编译Makefile中列出的其他IP，所有IP编译完成后执行： cd d:/hdl-master/projects/fmcomms2/zed， 然后运行source ./system_project.tcl开始编译生成vivado工程。



放大看一下AD9361核的连线：



在构建工程的过程中需要注意的地方：

1，HDL源码下载的版本需要与你安装的vivado版本一致。

2，其中用到的路径需要和你放文件的路径一致，并且需要注意路径中斜杠的方向，与电脑复制的路径斜杠方向不一样；

3，若在构建时报错，可以查看log看那里出错，很大可能是还有哪些IP没有编译。

4，若你想生成更高版本的vivado工程，可以先构建完成后再升版本。
 

审核编辑：刘清