多通道数据采集系统的性能优化

在多通道、多路复用数据采集系统中，增加每个ADC的通道数可改善系统的总体成本、面积和功耗效率。现代逐次逼近寄存器模数转换器（SAR ADC）的高吞吐量和高能效使系统设计人员能够实现比以往更高的通道密度。本文将介绍多路复用器输出端的大规模开关瞬变引起的多路复用器输入端的建立瞬变如何延长采集时间，从而有效地降低多通道数据采集系统的整体吞吐量。然后，它将重点讨论设计权衡，以最大限度地缩短输入建立时间，并提高数据吞吐量和系统效率。

什么是多通道DAQ，我们如何衡量多通道DAQ的性能？

多通道数据采集（DAQ）系统是一个完整的信号链子系统，与多个输入（通常是传感器）接口，其主要功能是将输入端的模拟信号转换为处理单元可以理解的数字数据。多通道DAQ系统的主要组件是模拟前端子系统（缓冲器、开关元件和信号调理模块）、模数转换器（ADC）和数字接口。对于高速、精密转换器，开关元件（通常是多路复用器）放置在ADC驱动器和转换器本身之前，以利用现代ADC的先进性能。SAR ADC是这些应用中最常用的ADC类型，因为它们结合了速度和精度。

图1.典型的基于SAR ADC的多路复用数据采集系统框图。

用于工业和医疗应用的高通道密度精密数据采集系统旨在将尽可能多的通道压缩到尽可能小的区域。通常，多路复用DAQ系统可以通过以下方式实现高密度，高吞吐量和良好的能效：

使用高速精密SAR ADC

使用每通道的最小采样率

在以下情况下，最大限度地提高SAR ADC转换器利用率：

以 n 作为通道数。每个转换器的多通道数据采集系统的总吞吐量由下式给出：

这表明，多通道DAQ系统的整体吞吐量不仅取决于SAR ADC的速度和分辨率，还取决于该转换器的利用率。

延迟如何影响多通道DAQ系统的性能？

在存在任何结算延迟的情况下，项 td添加到ADC的实际采样和转换周期中，得到实际最大转换器采样速率，由下式给出：

其中T模数转换器是每个样本的ADC周期（通常在大多数ADC数据手册中找到，更常见的是SAR ADC采样速率的倒数，以秒为单位）。对于非零延迟t，多通道DAQ系统的实际最大采样率始终小于转换器的采样率d，导致转换器利用率始终低于 100%。由此我们可以看出，添加到采样和转换周期的任何延迟都会降低转换器利用率。当与总吞吐量的早期表达式相关时，这有效地减少了多通道DAQ可以容纳的最大通道数。总而言之，任何建立延迟都会降低多通道DAQ系统的通道密度和/或整体吞吐量。

现在，多路复用器输入开关毛刺和输入建立时间是多少？

当多路复用器从一个输入切换到另一个输入时，输出仍然具有先前输入通道的存储器，其形式是输出负载电容和多路复用器的寄生漏极电容中存储的电荷。对于ADC驱动器和ADC本身等高容性负载，这一点更为明显，因为这些存储的电荷没有低阻抗路径。您甚至可以说，由于现代多路复用器的先开后合（BBM）机制，输出的电容性质和高阻抗而捕获了这些电荷;它们只有在切换到下一个输入后才能放电。

图2.开关前状态（左），开关后发生电荷共享，迅速导致电压降∆V（右）。

开关后，输入电容C一个将并联连接到输出电容C外.C一个和 C外，但是，最初可能处于不同的电位，这将导致C之间的电荷共享一个和 C外.对于带宽非常高的多路复用器，电荷共享几乎是瞬间发生的，导致多路复用器输入出现高频毛刺。此毛刺的幅度 ∆V 由下式给出：

其中 ∆VC是开关前电容器电压的差异。多路复用器输入侧发生的瞬态毛刺是一种通常称为反冲的现象，对于具有高容性负载的开关应用（如ADC、容性DAC和采样电路等）更为普遍。MT-088 中简要说明了此主题。毛刺必须建立到输出的1 LSB以内才能为转换器产生有效数据，输入建立到1 LSB以内（并保持在该范围内！）所需的时间是输入建立时间（tS).tS是延迟 t 的一个组成部分d前面描述过，它可能对这个术语有最重要的贡献。

当ADC没有现在那么快时，这些毛刺及其各自的输入建立时间微不足道，不容忽视。然而，随着ADC速度的调整，转换器采样周期越来越短，接近输入建立时间的顺序。如前所述，当ADC周期为T模数转换器，等于输入建立时间tS（并且有效地d），转换器利用率大大降低至50%。这意味着我们只使用了转换器能力的一半！重申其重要性，输入建立时间应开始与精密转换器当前技术的速度成比例，为提高多通道DAQ系统的性能铺平道路。

如何最小化输入建立时间？

通常在缓冲放大器和多路复用器之间使用RC滤波器（参见CN-0292），称为缓冲器网络，从而将开关毛刺降至最低。图3描述了用于2通道多路复用模拟前端子系统的信号链子系统及其相应的开关时序图。

图3.用于多通道DAQ系统的2通道多路复用模拟前端子系统以及相应的时序图。

假设多路复用器相对于放大器和缓冲器RC具有非常高的带宽，则以缓冲RC为主导极点，输入毛刺和建立瞬态可以近似为具有一阶（指数）响应。为了进一步剖析输入毛刺，图4详细说明了输入毛刺瞬态响应。

图4.剖析开关期间的多路复用器输入毛刺：时序定义和设计目标。

对于一阶假设，误差表达式 V错误，是相对于时间的递减指数函数。V 的初始值（切换时的值）错误是毛刺幅度 ∆V，并且会以取决于缓冲器 RC 值的速率衰减。V 所需的时间错误建立到1 LSB以内定义为输入建立时间。

另一方面，转换器的采样周期为 tACQ（也称为采集时间）。在ADC转换阶段，当tACQ经过后，转换器将量化可用的任何采样数据。如果 V错误消退速度太慢，以至于没有稳定到某个值（1 LSB 到几个 LSB）。这将导致电流样本被先前的模拟输入损坏，并导致ADC通道之间的串扰。考虑到输入建立时间，必须确保输入建立时间小于转换器采集时间，以尽量减少误差。此外，进一步最小化S为使用更快的转换器来提高系统的整体吞吐量和密度提供了机会。

通过我们库中的一些数学运算，最快输入建立时间的表达式可以在最坏情况下推导出 ∆VC是满量程输入范围和V错误达到至少 1 LSB（多路复用器输出在目标电平的 1 LSB 以内）。多通道DAQ系统设计人员将有两个设计旋钮：缓冲时间常数和C一个/C外比率，从而得到输入建立时间的表达式：

这里我们可以看到，输入建立时间是缓冲器时间常数τ的线性函数，η V所需的时间常数错误稳定在 1 LSB 以内。减少输入建立时间的最直接方法是使用低时间常数缓冲器网络，这是有意义的，因为更快的（高带宽）缓冲器网络将导致较低的时间常数。然而，这种方法将呈现一组涉及噪声和负载的不同权衡。或者，我们可以最小化术语η以获得类似的结果。

η是缓冲电容器之比（C一个） 到输出电容 （C外).如果 1 LSB 等于满量程输入范围除以 2，提高到位数 （N） 减去 1，然后 ∆VC等于最坏情况下的满量程输入范围。

等式 6 可能不是那么直观，而且很难可视化，因此最好用 10 位、14 位、18 位和 20 位分辨率的半对数图来说明它，如图 5 所示。

图5.稳定为 1 LSB 所需时间常数的图表。

可以看出，更高的C一个/C外值导致建立时间缩短;甚至可以达到极高电容器比率的零建立时间。由于 C外本质上是多路复用器的漏极电容和后续级的输入电容，只有C一个仍然是更通用的自由度。10位分辨率的零建立时间需要C一个至少比 C 大 1000×外比 C 大 1，000，000×外适用于 20 位系统！相比之下，对于10位和20位系统，100 pF的典型负载分别需要100 nF和100 μF的缓冲电容，以实现零建立时间。

总之，可以通过两种方法实现输入建立时间的最小化：

为缓冲器网络使用高带宽

使用高值的 C一个关于 C外

高带宽和大缓冲电容可最大限度地缩短输入建立时间，因此我们只使用最高带宽和最大电容

不！您必须考虑RC负载效应和放大器的驱动能力！为了研究缓冲器网络对缓冲放大器的负载影响，应在频域中分析模拟前端子系统。

由于我们建立在输入毛刺的一阶响应的思想之上，因此缓冲器网络极点应该是最主要的贡献者。换句话说，缓冲器带宽应小于缓冲放大器和多路复用器，以避免多个极点相互作用，从而确保一阶近似保持。

图6.缓冲器和缓冲器等效电路（左）以及放大器和缓冲器的等效阻抗（右）。

典型的缓冲器架构由一个采用缓冲器（G = 1）配置的精密放大器组成，与缓冲器网络级联。在频域分析中，该子系统的输出取决于缓冲器输入阻抗与缓冲器输入阻抗和放大器闭环输出阻抗之和的比值。通过检查，缓冲器输入阻抗应大于放大器的闭环阻抗，以避免负载效应，如公式7所述。

也就是说，为了避免缓冲器网络加载缓冲放大器，我们应该：

增加缓冲时间常数，R一个C一个，有效降低带宽

使用小型缓冲电容器C一个

选择具有极低闭环输出阻抗的放大器

前两个选项让我们清楚地了解加载效应和输入建立时间之间的权衡。这限制了缓冲器带宽和电容器的高度。第三个选项引入了在选择合适的精密放大器时应考虑的性能参数。还应考虑稳定性和驾驶能力。

图7显示，对于具有足够带宽的精密放大器（例如闭环带宽约为970 kHz的–3 dB闭环带宽的ADA4096-2），结果与目前提出的分析结果一致，但少数波形除外。对于 10 kHz 的缓冲器带宽，最大 C一个导致最快的输入建立时间。而对于 200 kHz 的缓冲器带宽，增加 C一个在加载生效之前，仍会导致更快的建立时间。从结果中看到的欠阻尼响应具有最小的毛刺幅度，但建立时间比较小的C的响应长一个，尽管毛刺幅度更大。这强调了仔细研究缓冲器如何加载放大器的重要性，因为在为系统选择组件时应始终考虑到这一点。

图7.多路复用器输入，缓冲带宽为10 kHz（顶部）和200 kHz（底部），适用于ADA4096-2放大器型号。

如前所述，一个需要考虑的放大器参数是闭环输出阻抗。运算放大器的闭环阻抗通常与其开环增益A成反比V.我们还希望缓冲器网络具有高带宽，以最短的建立时间，要求放大器具有–3 dB带宽，甚至大于缓冲器带宽。除了 低 噪声、 失调 和 失调 漂 距 之外， 最 适合 用于 多路 复 用 DAQ 系统 的 最 短 输入 建立 时间 的 精密 放大器 还 具有 两个 优先 属性： 1） 具有 高 带 宽 和 2） 具有 非常低 的 闭 环 阻抗。然而，这些并非没有权衡，它们以功耗的形式出现。例如，我们可以查看ADA4096-2和ADA4522-2的闭环阻抗，如图8所示。

图 8a.ADA4522-2闭环阻抗的数据手册图

图 8b.ADA4096-2闭环阻抗的数据手册图。

从数据手册中的闭环输出阻抗图以及ADA4522-2的–3 dB闭环带宽为6 MHz（标称值）可以看出，它是更适合该应用的驱动器。但是，当优先考虑功耗时，每个放大器电源电流为60 μA（典型值）的ADA4096-2比ADA4522-2的每个放大器830 μA（典型值）更具吸引力。尽管如此，两种精密放大器都可以使用;这一切都归结为应用程序真正需要什么。

结论

好吧，那么我们能做的最好的事情是什么？

为了最大限度地提高多通道DAQ系统的密度和吞吐量，输入建立时间应小于或等于ADC采集时间。任何 额外 的 延迟 都会 降低 多 通道 DAQ 系统 的 性能。最小化输入建立时间涉及增加缓冲器的带宽和电容，但由于频域中的负载效应，在选择元件值时必须小心。最后，选择最合适的精密放大器需要在功率、闭环输出阻抗和–3 dB带宽之间进行权衡，优先考虑应用的实际需求。

审核编辑：郭婷