使用采样保持放大器和RF ADC从根本上扩展带宽以压低X波段频率

在某些应用中，原始模拟带宽至关重要，随着GSPS或RF ADC的出现，奈奎斯特区在短短几年内增长了10倍，达到了多GHz的跨度。这有助于这些应用进一步超越地平线，但达到X波段。 （12 GHz 频率），仍然需要更多的带宽。在信号链中使用采样保持放大器（THA）可以从根本上扩展带宽，远远超出ADC采样带宽，并提供最需要带宽的设计所需的要求。在本文中，我们将证明设计人员在我们最新的RF市场转换器之一前使用THA时可以实现10 GHz带宽。

介绍

GSPS转换器在缩短RF信号链和在FPGA中创建更多资源结构方面具有优势（例如，在消除前端的混音下降级和后端包含数字下变频器（DDC）时），由于GSPS转换器在缩短RF信号链方面具有诸多优势，因此在某些应用中仍然需要高频原始模拟带宽（BW），这远远超出了这些RF转换器所能达到的范围。实现。在这些应用中，尤其是在国防和仪器仪表行业（无线基础设施紧随其后），人们仍然有兴趣将带宽完全扩展到甚至超过10 GHz - c超过C波段，并在可能的情况下完全涵盖X波段。随着高速ADC技术的改进，在GHz区域高速精确分辨非常高的中频（IF）的需求也在增加，让位于宽度超过1 GHz的基带奈奎斯特区并迅速攀升。该声明在发表时可能已经过时，因为该领域的发展非常快。

这带来了两个挑战：转换器设计本身和将信号内容耦合到转换器的前端设计，例如放大器、巴伦和PCB设计。即使转换器的性能非常出色，前端也必须能够保持信号质量。这些应用需要使用分辨率为8位至14位的高速GSPS转换器，但请记住，为了满足特定应用的匹配，需要满足许多参数。

根据本文的定义，宽带是指使用大于 100 MHz 的信号带宽，范围从近直流到 5 GHz 到 10 GHz 频率区域。在本文中，将讨论宽带THA或有源采样网络的使用，以实现无限远和更高的带宽（抱歉，目前没有可用的玩具总动员表情符号），并强调其背景理论，该理论使RF ADC的带宽扩展成为可能，而RFADC本身可能没有该功能。最后，将揭示考虑因素和优化技术，以帮助设计人员在多GHz区域实现可行的宽带解决方案。

奠定基础

在雷达、仪器仪表和通信观测等应用中，GSPS转换器被吸引是很自然的，因为这提供了更宽的频谱，从而扩展了系统的范围。然而，更宽的频谱对ADC本身的内部采样保持提出了更大的挑战，因为它通常没有针对超宽带工作进行优化，而且ADC在这些较高模拟带宽区域中的带宽通常有限，高频线性度/SFDR也会下降。

因此，在ADC前面使用单独的THA是一种可能的解决方案，可以在精确的时间时刻对非常高的模拟/RF输入信号进行采样。该过程通过一个低抖动采样器进行信号采样，并降低ADC在更宽带宽范围内的动态线性度要求，因为在RF模数转换过程中采样值保持不变。

其结果是模拟输入带宽的大幅扩展，与单独的RF ADC性能相比，THA-ADC组件的高频线性度和高频SNR得到大幅改善。

THA的特点和概述

THA 在 18 GHz 带宽范围内提供精确的信号采样，从直流到超过 10 GHz 输入频率具有 9 位至 10 位线性度、1.05 mV 噪声和 <70 fs 随机孔径抖动。该器件的时钟频率可达4 GSPS，动态范围损耗最小，例如HMC661和HMC1061。这些THA可用于扩展高速模数转换和信号采集系统的带宽和/或高频线性度。

单列THA有一个THA（如HMC661），并产生由两个段组成的输出。在输出波形的跟踪模式间隔（正差分时钟电压）中，该器件表现为单位增益放大器，在输出级复制输入信号，受输入带宽和输出放大器带宽限制的影响。在器件的正负时钟转换处，它以非常窄的采样时间孔径对输入信号进行采样，并在负时钟间隔期间将输出保持相对恒定，其值代表采样瞬间的信号。单列器件（与其兄弟双列THA HMC1061相反）通常更适合使用ADC进行前端采样，因为大多数高速ADC已经内部集成了THA，通常带宽要小得多。因此，在ADC前面增加一个THA会形成一个复合的双列组件（如果使用双列HMC1061，则形成三列），而THA位于转换器前面。对于相同的技术和设计，单列器件通常比双列器件具有更好的线性度和噪声，因为单列器件的级数较少。因此，单列器件通常是采用高速ADC进行前端采样的最佳选择。

图1.采样保持拓扑：（1a） 单列，（1b） 双列。

延迟映射 THA 和 ADC

在开发采样保持和ADC信号链时，最困难的任务之一是在THA捕获采样事件的时刻与应将其移动到ADC上以重新采样事件之间设置适当的时序延迟。在两个有效的采样系统之间设置这个完美的时间增量的过程称为延迟映射。

在电路板上完成这个过程可能很繁琐，因为由于PCB板上的时钟走线传播间隔、内部器件组延迟、ADC孔径延迟以及将时钟分成两个不同段所涉及的相关电路（一个时钟迹线用于THA，一个时钟迹线用于ADC），纸质分析可能不会考虑适当的延迟。设置THA和ADC之间延迟的一种方法是使用可变延迟块。这些器件可以是有源的，也可以是无源的，以便对THA采样过程进行适当的时间对齐，并将其交给ADC进行采样。这保证了ADC对THA输出波形的建立保持模式部分进行采样，从而产生输入信号的准确表示。

如图2所示，HMC856可用于启动延迟。这是一款 5 位/引脚可搭接器件，固有延迟为 90 ps，可变延迟步长为 3 ps 步长或 2 ps5，以及 32 种可能的阶梯式延迟。引脚绑带设备的缺点是设置/移动每个延迟设置。HMC856上的每个位引脚都需要被拉至负电压，以启用新的延迟设置。因此，在下拉电阻器中焊接32种组合以找到最佳延迟设置可能是一项繁琐的任务，因此开发了自动化电路的使用，以帮助缩短延迟设置过程，使用串行控制的SPST开关和板外微处理器。

图2.延迟映射电路。

为了捕获最佳延迟设置，将信号施加到THA和ADC组合，这应该超出ADC的带宽范围。在这种情况下，我们选择了~10 GHz信号，并应用了在FFT显示器上捕获的–6 dBFS电平。延迟设置现在以二进制步进方式扫描，使信号保持在电平和频率恒定。FFT现在在扫描过程中显示和捕获，在每个延迟设置下收集基波功率和无杂散动态范围（SFDR）数字。

如图3a所示，基波功率、SFDR和SNR会随着应用每个设置而变化。如图所示，当在THA将采样抛出到ADC之间更优化地放置样本位置时，基波功率将处于最高水平，而SFDR应处于最佳性能（即最低）。图3b显示了延迟映射扫描的放大视图，概述了延迟设定点671，这是延迟应保持固定的窗口/位置。请记住，延迟映射过程仅对系统的相关采样频率有效，如果设计需要不同的采样时钟，则需要重新扫描。在这种情况下，采样频率为4 GHz，这是该信号链中使用的THA器件的最高采样频率。

图 3a.映射每个延迟设置下的信号幅度和SFDR性能结果。

图 3b.映射每个延迟设置（放大）的信号幅度和SFDR性能结果。

为大量原始模拟带宽设计前端

首先，当您应用中的关键目标是吞噬10 GHz带宽时，我们显然开始从RF角度考虑。请注意，ADC仍然是电压型器件，不考虑功率。因此，在这种情况下，匹配一词是一个应该明智使用的术语。研究发现，几乎不可能将每个频率的转换器前端与100 MSPS转换器相匹配——多GHz RF ADC不会有太大区别，但挑战仍然存在。术语匹配应定位为表示优化，从而为前端设计提供最佳结果。这将是一个包罗万象的术语，其中输入阻抗、交流性能（SNR/SFDR）、信号驱动强度或输入驱动以及带宽及其通带平坦度为该特定应用提供最佳结果。

这些参数最终定义了系统应用程序的匹配项。在开始宽带前端设计时，布局可能是关键，同时最大限度地减少必要的元件数量，以减少两个相邻IC之间的损耗。为了获得最佳性能，两者都至关重要。将模拟输入网络连接在一起时需要特别注意。走线长度和匹配走线长度以及最小化过孔数量是最重要的，如图4所示。

图4.THA 和 ADC 布局。

这两个差分模拟输入需要连接在一起并连接到THA输出，以形成单个前端网络。为了尽量减少过孔的数量和总长度，这里特别注意将过孔从两个模拟输入路径中拉出，并帮助抵消走线连接中的任何存根。

最后，最终设计相当简单，只有几点需要注意，如图 5 所示。使用的0.01 μF电容为宽带型电容，有助于在宽频率范围内保持阻抗平坦。典型的现成0.1 μF型电容无法提供平坦的阻抗响应，并且可能会在通带平坦度响应中引起更多的纹波。THA 输出端和 ADC 输入端的 5 Ω 和 10 Ω 串联电阻有助于降低 THA 输出端的峰值，并最大限度地减少 ADC 自身内部采样电容网络的任何残余电荷注入引起的失真。但是，需要明智地选择这些值，否则会增加信号衰减并迫使THA更努力地驱动，或者设计可能无法利用ADC的整个满量程。

最后，让我们讨论差分流端接。在将两个或多个转换器连接在一起时，这些至关重要。通常，轻型负载（在本例中为输入端为1 kΩ）有助于实现线性度并保持混响频率。分体处的 120 Ω并联负载的作用相同，但会产生更真实的负载，在本例中为 50 Ω，这正是 THA 希望看到并优化的。

图5.THA 和 ADC 前端网络和信号链。

现在来看结果！查看图6中的信噪比或SNR，可以看出，在15 GHz的范围内可以实现8位ENOB（有效位数）。考虑到您可能已经为具有相同性能的 120 GHz 示波器支付了 13 美元，这非常好。集成带宽（即噪声）和抖动限制开始成为当频率通过L、S、C和X波段时性能下降的一个重要因素。

还应该注意的是，为了保持THA和ADC之间的电平恒定，ADC的满量程输入通过SPI寄存器在内部更改为1.0 V p-p。这有助于将THA保持在线性区域内，因为它的最大输出为1.0 V p-p差分。

图6.SNRFS/SFDR 性能结果在 –6 dBFS 下。

还显示了线性度结果或SFRD。在这里，线性度在8 GHz时高于50 dBc，在10 GHz时达到40 dB。此处的设计采用AD9689模拟输入缓冲电流设置功能，通过SPI控制寄存器进行优化，以便在如此宽的频率范围内达到最佳线性度。

图7显示了通带平坦度，证明通过在RF ADC前面增加一个THA可以实现10 GHz带宽，从而完全扩展AD9689的模拟带宽。

图7.THA 和 ADC 网络和信号链 — 带宽结果。

总结

对于那些需要在多GHz模拟带宽上获得最佳性能的应用，使用THA几乎是必要的，至少在今天是这样！RF ADC正在迅速迎头赶上。从理论上讲，GSPS转换器在采样更宽的带宽以覆盖多个目标频段时易于使用。这会在前端RF条上重温一个混音下级或其多个。但是，在这些更高范围内实现带宽可能会带来设计挑战并保持性能。

在系统中使用 THA 时，请确保采样点在 THA 和 ADC 之间的位置得到优化。使用本文中所述的延迟映射过程将产生总体上的最佳性能结果。了解该程序很乏味，但至关重要。最后，请记住，匹配前端实际上意味着在每个应用程序给定一组性能需求的情况下实现最佳性能。乐高效应——简单地将50个Ω阻抗块连接在一起——在X波段频率采样时可能不是最佳方法。

审核编辑：郭婷