改进的DAC相位噪声测量支持超低相位噪声DDS应用

作者：Peter Delos and Jarrett Liner

在雷达应用中，相位噪声是需要高杂波衰减的系统的关键性能指标。相位噪声是所有无线电系统关注的问题，但雷达尤其需要相位噪声性能，频率偏移比通信系统更接近载波。

这些高性能系统中的系统设计人员将选择超低相位噪声振荡器，从噪声角度来看，信号链的目标是将振荡器相位噪声曲线的退化降至最低。这需要对信号链中的各种元件进行残余或附加相位噪声测量。

最近发布的高速数模转换器（DAC）对于频率转换级所需的任何LO的波形生成和频率创建都极具吸引力。然而，雷达物镜对DAC相位噪声性能提出了挑战。

图1.AD9164相位噪声改善

在本文中，我们将展示使用AD9164 DAC在10 kHz失调下测得的改进超过10 dB。图1显示了改进情况，我们将讨论如何通过电源稳压器选择和测试设置改进的组合来实现结果。

相位噪声定义

相位噪声是周期信号过零偏差的量度。考虑具有相位波动的余弦波

相位噪声由相位变化的功率谱密度确定

线性术语中，单侧相位噪声定义为

相位噪声通常以dBc/Hz为单位表示，从10log（L（f）开始）。然后绘制相对于RF载波的偏移频率的相位噪声数据。

图2.相位噪声图法。

相位噪声的一个重要进一步定义是绝对相位噪声与残余相位噪声。绝对相位噪声是在系统中测量的总相位噪声。残余相位噪声是被测器件的附加相位噪声。这种区别在测试设置和确定系统中组件级相位噪声贡献的过程中变得至关重要。

DAC/DDS 相位噪声测量方法

本节中的图说明了DDS相位噪声测试设置。对于DAC相位噪声测量，假设DAC用作直接数字频率合成器（DDS）子系统的一部分。DDS通过数字正弦波模式实现到DAC，该DAC可以位于单片IC中，也可以是FPGA或ASIC与DAC通信。在现代DDS设计中，数字相位误差可以远小于DAC误差，DDS相位噪声测量通常受到DAC性能的限制。

最简单和最常见的测试设置如图3所示。时钟源用于DDS，DDS输出馈送到互相关型相位噪声分析仪。这很容易实现，因为只需要一个 DDS。但是，使用此测试设置，无法提取振荡器贡献以仅显示DDS相位噪声。

图3.绝对相位噪声 DDS 测试设置包括 DAC 和振荡器噪声。

图4显示了从测量中消除振荡器相位噪声的两种常用方法，从而提供残余噪声测量。测量的缺点是测试设置中需要额外的DAC。但是，其好处是可以更好地指示DAC相位噪声贡献，可以应用于系统级分析预算。

图4a.DDS使用鉴相器方法测量残余相位噪声。

图4a显示了鉴相器方法。在这种情况下，使用两个DAC，振荡器的贡献在下变频至直流时从两个DUT中减去。

图4b.DDS使用互相关法测量残余相位噪声。

图4b显示了使用互相关相位噪声分析的方法。在这种情况下，DDS2和DDS3用于将时钟贡献转换为测量的LO端口，在互相关算法中去除它们的贡献，并在测量中获得DDS1残余相位噪声。

电源噪声贡献

在低噪声模拟和RF设计中，电源噪声是需要考虑的众所周知的因素。周期性调制到RF载波上的电源纹波，并在等于纹波频率的频率偏移处在RF载波上产生杂散。稳压器1/f噪声也会调制到RF载波上，并影响相位噪声曲线。图 5 说明了这些原理。

图5.调制到RF载波上的电源缺陷。

测量结果

在研究真正的DAC相位噪声性能时，考虑了测试设置和稳压器噪声性能。

最初的DAC评估板包括用于模拟和时钟电压的ADP1740稳压器。将噪声频谱密度与最近发布的超低噪声稳压器进行了比较，并选择了ADM7155。图6显示了产品数据手册中所示的噪声密度比较。电源修改只是将ADM7155用于AD9164时钟（数据手册引脚VDD12_CLK）和模拟电压（数据手册引脚VDD12A）。

图6.稳压器噪声密度比较。请注意Y轴单位——ADM7155改进了一个数量级。

接下来，考虑残余相位噪声测量的测试设置选项。罗德与施瓦茨FSWP选择互相关方法主要是出于可用性和便利性。使用的测试设置如图7所示。

图7.AD9164相位噪声测量的测试设置

图8.AD9164 800 MHz输出相位噪声比较

图 8 是三种情况的测量结果。采用绝对相位噪声方法进行的初始评估板测量结果显示为红色曲线。浅蓝色曲线也是绝对测量值，但随着调节器的改进。深蓝色曲线是残余相位噪声测量值，还包括稳压器改进。

测量表明初始测量中有三个一般限制区域，这些区域在调查开始时并不明显。低于1 kHz的频率受到时钟源噪声接近的限制。1 kHz至100 kHz的频率受到稳压器选择的限制。100 kHz以上的频率受到时钟源的限制。10 MHz以上的急剧下降是时钟源的贡献，因为使用的时钟是产生6 GHz的乘法晶体振荡器，滚降来自乘法级中使用的RF滤波器。

在额外的DAC频率下进行了稳压器改进的残余相位噪声测量，图9总结了几个。这些修改在多个评估板上重复，所有案例都显示出相同的改进结果。

Figure 9. AD9164 residual phase noise measurements with low noise regulator improvement.

 

部件号	V在最小 （V）	V在最大 （V）	V外选项或调整范围 （V）	我外（毫安）	PSRR @ 100 nkHz （dB）	PSRR @ 1 MHZ （dB）	有效值噪声 100 Hz 至 100 kHz （μV rms）1	噪声频谱密度 100 kHz （nV/√Hz）	辍学 @ 分级 I外典型值（毫伏）	最大总针灿 （±%）	包
ADM7150	4.5	16	固定：1.5 到 5.0	800	94	62	1	2	600	2	3 mm × 3 mm、8 引脚 LFCSP、8 引脚 SOIC
ADM7151	4.5	16	可调：1.5 至 5.1	800	94	62	1	2	600	2	3 mm × 3 mm、8 引脚 LFCSP、8 引脚 SOIC
ADM7154 新	2.3	5.5	固定：1.2 至 3.3	600	90	58	1	1.2	120	2	3 mm × 3 mm、8 引脚 LFCSP、8 引脚 SOIC
ADM7155 新	2.3	5.5	可调 1.2 至 3.3	600	90	58	1	1.2	120	2	3 mm × 3 mm、8 引脚 LFCSP、8 引脚 SOIC

 

具有类似噪声密度的超低噪声稳压器系列如表1所示。如图所示，对DAC相位噪声的影响很大，对于RF系统中需要最佳相位噪声性能的任何区域，也建议考虑这些影响。

总结

对基本定义、绝对与残余相位噪声、DAC相位噪声测量测试设置和稳压器噪声贡献进行了相位噪声审查。

通过包括残余相位噪声测试方法和最佳稳压器选择，证明了DAC相位噪声的改善。最终结果是，当模拟电压和时钟电压由ADI公司的低噪声稳压器系列供电时，AD9164现在成为基于DDS的超低相位噪声应用的使能器。

审核编辑：郭婷