分析和求解高精度ADC信号链中的固定频率杂散问题

目前的高分辨率SAR ADC和Σ-Δ型ADC提供高分辨率和低噪声，但系统设计人员可能难以实现数据手册中的额定SNR性能。实现最佳SFDR可能更加困难，即系统信号链中没有杂散的清晰本底噪声。杂散可能是由ADC周围的不当电路引入的，也可能是在恶劣工作环境中发生的外部干扰的结果。

本文将介绍在高分辨率、精密ADC应用中确定杂散问题根本原因的方法，并提出解决这些问题的解决方案。这些技术和方法将有助于提高终端系统的EMC能力和可靠性。

本文将介绍用于减少杂散的特定设计解决方案的五个不同应用案例：

由控制器板的DC-DC电源辐射引起的杂散问题。

通过外部基准电压源的AC-DC适配器噪声引起的杂散问题。

由模拟输入电缆引起的杂散问题。

模拟输入电缆上耦合的干扰引起的杂散问题。

由房间照明引起的刺激问题。

马刺和SFDR

众所周知，无杂散动态范围（SFDR）表示可以与大干扰信号区分开来的最小功率信号。对于当前的高分辨率、精密ADC，SFDR通常由基波频率与目标基频的二次或三次谐波之间的动态范围决定。但是，由于系统的其他方面，可能会出现杂散并限制性能。

杂散可分为输入频率相关杂散和固定频率杂散。输入频率相关杂散与谐波或非线性性能有关。本文将重点介绍由电源、外部基准电压源、数字接口、外部干扰等引起的固定频率杂散。根据应用的不同，可以减少或完全避免这些类型的杂散，以帮助实现最大的信号链性能。

板载DC-DC电源噪声引起的杂散问题

通常，LDO是用于为精密测量系统中的精密ADC生成低噪声电源轨的推荐解决方案，因为DC-DC开关稳压器的纹波噪声较高。固定频率或脉宽调制开关稳压器提供的开关纹波通常为数十kHz至几MHz的固定频率。固定频率下的噪声可以通过ADC的PSRR机制馈入ADC转换代码。

由于预算或电路板空间有限，一些设计人员可能会将DC-DC开关稳压器用于精密ADC应用。他们必须限制纹波噪声或使用具有高PSRR的ADC，以确保纹波噪声低于ADC本底噪声，以实现信号链性能。否则，ADC输出频谱中的开关频率可能存在杂散，这可能会降低信号链动态范围。

AD7616是一款16位DAS，支持16个通道的双路同步采样，用于电力线监控。它具有非常高的PSRR，可以很好地抑制/衰减开关纹波。例如，AD7616采用DC-DC开关电源，在100 kHz时纹波噪声为100 mV抄送5 V，输入范围±10 V。

纹波噪声引起的数字码噪声为：

对于16位转换器来说，ADC输出中显示的纹波水平极低。ADC中的高PSRR性能使得在精密测量系统中使用开关稳压器成为可能。

图1.AD7616 PSRR与纹波频率的关系

直流-直流电源辐射引起的杂散问题

使用高PSRR ADC并不能确保开关稳压器不会在精密测量系统中引起问题。开关稳压器的纹波噪声可以通过其他方式馈入ADC的数字代码。

AD4003是一款低噪声、低功耗、高速18位、2 MSPS精密逐次逼近寄存器（SAR）ADC。在EVAL-AD4003FMCZ评估板交流性能测试期间，在277.5 kHz左右发现了约–115 dBFS水平的杂散;杂散及其二次谐波如图2所示。

图2.EVAL-AD4003FMCZ评估板上的杂散问题。

首先，确认AD4003电源没有引起杂散。

然后，进行测试以确定杂散是否来自模拟输入。

当差分模拟输入调理电路被移除时，杂散会降低。

在缓冲放大器ADA4807-1的前端插入窄带宽RC滤波器（如1 kΩ、10 nF）时，杂散会降低。

这些结果表明，引起杂散的噪声可能会穿过调理电路并进入AD4003的模拟输入。接下来，断开传感器输出并移除调节电路，只留下V裁判ADA4807-1同相输入端的CM电压输入/2然而，马刺仍然处于类似的水平。

然后怀疑干扰源位于EVAL-AD4003FMCZ信号链周围。为了证明这一点，在EVAL-AD4003FMCZ板和控制器SDP-H1板上的不同位置放置了铜箔屏蔽。确定当铜箔屏蔽层放置在SDP-H1板上的DC-DC电源上时，如图3所示，杂散将消失。277.5 kHz的杂散频率与ADP2323稳压器的编程开关频率相匹配。图4显示了EVAL-AD7616SDZ GUI FFT捕获的3.3 V VADJ_FMC开关频率功率。

图3.VADJ_FMC电感器L5由铜箔屏蔽层覆盖。

图4.VADJ_FMC EVAL-AD7616SDZ GUI FFT捕获的3.3 V开关纹波。

得出的结论是，DC-DC开关频率干扰是由8.2 μH电感L5发射的。干扰被注入缓冲放大器ADA4807-1输入端的信号链，然后进入AD4003 ADC的模拟输入端。

DC-DC电源转换器引起的这种杂散问题的可能解决方案是：

在应用带宽允许的情况下，使用AD4003 ADC前端的低通滤波器将耦合DC-DC开关频率干扰衰减到满足设计目标的水平（即，埋入本底噪声中的杂散）。

使用新的 SDP-H1 板 （BOM 修订版 1.4），该板使用 L5 屏蔽电感器。辐射干扰功率降低，因此AD4003 ADC频谱中捕获的杂散要低得多。

VADJ_FMC电压电平可通过EVAL-AD4003FMCZ板上的EEPROM进行编程。结果发现，使用较低的电压电平（例如2.5 V用于VADJ_FMC）也会导致杂散消失。

通过外部基准的AC-DC适配器噪声耦合引起的杂散问题

ADC将模拟信号量化为数字代码，称为ADC的直流基准电压电平。因此，直流基准输入端的噪声将直接馈入ADC的输出数字代码。

AD7175-2是一款低噪声、快速建立、多路复用、2/4通道（全/伪差分）Σ-Δ型ADC，适用于低带宽输入。在EVAL-AD7175SDZ评估板的信号链测试中，捕获了一组约60 kHz的杂散，如图5所示。

图5.EVAL-AD7175-2SDZ评估板上的杂散问题。

对AD7175-2 ADC的电源和模拟调理电路进行了评估，发现它们表现良好。但是，如图6所示，AD7175-2的5 V基准电压源输入由ADR445基准电压源产生，该基准电压源由评估板外部的AC-DC适配器的9 V直流供电。接下来，用台式 9 V 直流电源模块代替适配器。结果，杂散簇消失了，只留下60 kHz的窄杂散。

图6.EVAL-AD7175-2SDZ评估板上出现杂散问题。

图7.EVAL-AD7175-2SDZ评估板上移除的杂散簇。

使用EVAL-AD7616SDZ GUI FFT测试了9 V输出交流-DC适配器，同时为EVAL-AD7175-2SDZ板提供320 mA电流输出。在AD7616±10 V输入范围内，ADR445基准电压源电源引脚的开关频率功率约为–70 dBFS，这意味着在AD7175-2±5 V输入范围内为6.325 mV p-p或–64 dBFS。

图8.3.3 V VADJ_FMC开关纹波由 EVAL-AD7616SDZ GUI FFT 捕获。

这种电源开关纹波噪声馈入AD7175-2 ADC，并在数字代码中显示，并带有一些衰减，如下所示：

基准电压源ADR445的数据手册规定，在60 kHz时PSRR为49 dB。

基准电压源ADR445的输出阻抗在60 kHz时约为4.2 Ω。它与4.8 μF储液电容相结合，可提供18 dB的进一步关注。

此外，当ODR为256 kSPS时，AD7175-2 ADC的数字滤波器sinc5 + sinc1在60 kHz时增加了约–3 dB的衰减。

计算出的–134 dBFS水平非常接近图5所示捕获的–130 dBFS杂散簇（不包括最高的窄杂散）的水平。这验证了杂散簇是否由AC-DC适配器的开关纹波馈入外部基准电压源ADR445引起。剩余的窄杂散将在后续部分中解决。

注入信号链的干扰引起的杂散问题

在硬件系统中，从输入传感器到精密转换器的输入通常有很长的信号链。该信号链包括连接电缆、连接器、布线、缩放和调理电路、ADC驱动器等。外部干扰很有可能注入模拟输入信号链并导致ADC杂散。

电力电缆干扰信号链引起的杂散问题

在研究EVAL-AD7175-2SDZ评估板频谱输出上剩余的窄杂散时，注意到测试台上有一个数字示波器在工作。示波器的220 V交流电源电缆（黑色）与EVAL-AD7175-2SDZ EVB的模拟输入电缆（灰色）重叠。当示波器关闭或其电源线物理移离模拟输入电缆时，60 kHz的窄杂散消失，如图10所示。

在系统机柜中，应小心将电缆从传感器布线到DAQ板。最好将低电平敏感的模拟信号与高电流电源线分开。

图 10.EVAL-AD7175-2SDZ评估板上的所有杂散均已移除。

灯辐射引起的杂散问题

测试EVAL-AD7960FMCZ评估板时，FFT频谱上出现了杂散。如图11所示，40 kHz时的杂散电平约为–130 dB。

40 kHz似乎与EVAL-AD7960FMCZ板及其控制器板SDP-H1上出现的任何信号频率无关。寻找杂散源的下一个方法是清除测试台，以防有东西产生外部干扰。当工作台架上的荧光灯熄灭时，马刺消失了。此外，还发现，当EVAL-AD7960FMCZ板靠近光线时，40 kHz杂散会变得更高。在缓冲放大器ADA4899-1的前部放置了一个额外的RC滤波器（如1 kΩ，10 nF），杂散降低了约10 dB。这意味着荧光将干扰辐射到缓冲放大器同相输入前端的信号链路径中。

对于在照明环境中运行的系统，在前端电路上安装屏蔽罩有助于保护其免受辐射干扰并优化信号链性能。

图 11.EVAL-AD7960FMCZ上的荧光照明辐射产生的杂散。

由长模拟输入电缆引起的杂散问题

在评估EVAL-AD4003FMCZ板时，使用AP SY2712信号发生器通过XLR麦克风电缆（约2米长）将低噪声和低THD正弦波驱动到模拟输入端。在此设置中，在700 kHz时，杂散在约–125 dB的水平上很明显，如图13所示。

在对支线的调查中，发现了三种解决它的方法：

绕过两米长的 XLR 话筒电缆，将 AP 平衡输出 XLR 公连接器短接至转接层 XLR 母连接器。

将信号源SY2712的输出阻抗从Z输出= 40 Ω设置为Z输出= 600 Ω。

在AD4003缓冲放大器ADA4807-1前端的信号链中插入窄带宽RC滤波器（如1 kΩ、10 nF）时，杂散变小。

最后得出结论，信号源输出阻抗的不匹配和较长的XLR电缆导致了700 kHz的高频杂散。

图 13.由XLR电缆引起的EVAL-AD4003FMCZ评估板上的杂散。

图 14.AP 通过一根长 XLR 电缆驱动 EVAL-AD4003FMCZ 板。

结论

本文讨论确定系统应用中高分辨率、精密ADC电路中杂散问题的根本原因的方法。它介绍了特定的设计解决方案，以消除或减少五种不同应用案例中的杂散。本文还讨论了杂散计算方法，以帮助估算杂散功率水平，作为特定应用的设计目标。

审核编辑：郭婷