用于5G毫米波无线电的射频技术

人们普遍认为，混合波束成形（如图1所示）将是以微波和毫米波频率运行的5G系统的首选架构。在这种架构中，采用数字（MIMO）和模拟波束成形的组合，以克服高路径损耗并提高频谱效率。如图1所示，m个数据流的组合被分成n个RF路径，在自由空间中形成波束，使天线元件的总数为m×n的乘积。数字流可以以多种方式组合，无论是通过高层MIMO将所有能量引导到单个用户，还是通过多用户MIMO支持多个用户。

图1.混合波束成形框图。

在本文中，我们将通过一个大规模天线阵列的简单示例来研究毫米波无线电的最佳技术选择。现在，钻入毫米波系统无线电部分的框图，我们看到一个经典的外差结构连接到多个RF路径。在这些路径中，我们使用移相器和衰减器来塑造光束。

从历史上看，毫米波系统是使用分立元件构建的，导致外形尺寸大，成本高。传统系统由CMOS、SiGe BiCMOS和GaAs的组合组成，每种技术都经过选择以提供最佳性能。例如，数据转换器现在采用精细的CMOS工艺开发，导致采样率在GHz范围内。上、下变频和波束成形功能可以在SiGeB iCMOS中高效实现。根据无线电要求，功率放大器和低噪声放大器可能需要GaAs，但如果SiGe BiCMOS能够满足要求，则可以实现更高水平的集成。

对于5G毫米波系统，人们希望将RFIC安装在天线基板的背面，这引入了推动积极集成的外形要求。例如，以 28 GHz 为中心的天线的半波长元件间距约为 5 mm。对于更高的频率，这变得更小，使得芯片或封装尺寸成为一个重要的考虑因素。理想情况下，单个波束的整个框图应集成在单个IC中，但至少应将上变频器和下变频器与RF前端集成在单个RFIC上。集成水平和选择的技术在某种程度上取决于应用程序，正如我们将在示例分析中看到的那样。

示例分析：天线中心为 28 GHz，EIRP 为 60 dBm

对于此分析，我们考虑了EIRP要求为60 dBm的典型基站天线系统。做出了以下假设：

视线时的元件增益 = 6 dBi（视线）

波形 PAPR = 10 dB（带 QAM 的 OFDM）

功率放大器 PAE 在 P1dB = 30%

发送/接收开关损耗 = 2 dB

发射/接收占空比 = 70%/30%

数据流数 = 8

各个电路模块的功耗基于当前可用的技术。

该模型建立在八个数据流的基础上，连接到不同数量的射频链。模型中的天线数量以 8 的倍数缩放，最多 512 个元素。

在图2中，我们说明了功率放大器的线性度如何随着天线增益的增加而变化。请注意，由于开关损耗，放大器的输出功率比提供给天线的输出功率高2 dB。当我们向天线添加元件时，方向性增益相对于对数x轴线性增加，随后，每个放大器所需的功率贡献降低。

图2.功率放大器的天线增益与输出电平要求

为了便于说明，我们在曲线顶部叠加了一张技术图，以指示哪种技术在天线元件范围内是最佳的。请注意，各个技术之间存在重叠，因为每种技术都可以在一系列值上使用。此外，在给定技术中可以实现一系列性能，具体取决于工艺和电路设计实践。对于极少数元件，每条链都需要高功率PA（GaN和GaAs），但是当元件数量超过200个时，P1dB越过20 dBm以下，使该值进入硅工艺可以满足的范围。当元件数量超过500个时，PA性能在当前CMOS技术可以实现的范围内。

现在，在添加元件时考虑天线Tx系统的功耗，如图3所示。正如预期的那样，功耗与天线的增益成反比，但达到极限。超过几百个元素，PA消耗的功率不再占主导地位，并导致收益递减。

图3.天线增益与天线Tx部分的直流功耗的关系。

整个系统的功耗如图4所示（发射器和接收器）。正如预期的那样，接收器的功率随着RF链的添加而线性增加。如果我们将下降的Tx功率曲线叠加在增加的Rx功率曲线上，我们观察到一个功耗最小的区域。

图4.整个天线阵列的直流功耗与天线增益的关系。

在此示例中，最小值出现在大约 128 个元素处。回顾图2中介绍的技术图，为了在128个元件下实现60 dBm的EIRP，最佳的PA技术是GaAs。

虽然使用砷化镓PA将使EIRP天线的功耗降至最低，但这可能无法满足系统设计的所有要求。回想一下，前面提到在许多情况下，需要将RFIC安装在天线元件的λ/2间距内。使用基于GaAs的发送/接收模块将提供必要的性能，但它不符合尺寸限制。为了利用GaAs发射/接收模块，需要采用替代封装和路由方案。

首选选项可能是增加天线元件的数量，以容纳集成在RFIC中的SiGe BiCMOS功率放大器。图4中的图表显示，SiGe放大器通过将元件数量增加一倍，达到约256个，即可满足输出功率要求。虽然功耗略有增加，但可以使用SiGe BiCMOS RFIC来适应天线元件的λ/2间距，频率为28 GHz。

现在将这一趋势扩展到CMOS，我们看到CMOS也能够实现整体60 dBm EIRP，但从我们的技术图来看，这将需要额外的天线元件加倍。鉴于该解决方案将导致额外的尺寸和功耗，鉴于当前的技术限制，我们认为CMOS方法不是一个可行的选择。

我们的分析表明，考虑到功耗和集成外形尺寸，60 dBm EIRP 天线的最佳实现目前最好使用 SiGe BiCMOS 技术进行 RFIC 集成。但是，如果我们考虑将较低功率的天线用于CPE，那么CMOS当然是可行的选择。

虽然该分析基于当前可用的技术，但在毫米波硅工艺和设计技术方面取得了很大进展。我们期望未来硅工艺能够提高功率效率和输出功率能力，这将实现更小的外形尺寸和改进的天线外形优化。

随着5G的到来越来越近，它将继续给设计人员带来挑战。在确定毫米波无线电应用的最佳技术解决方案时，考虑信号链的各个方面以及不同IC工艺的各种优势是有益的。随着5G生态系统的发展，ADI公司专注于并致力于为客户提供广泛的技术产品组合，包括广泛的电路设计流程和基于我们独特的比特到毫米波能力的系统级方法。

审核编辑：郭婷