如果用实际电容模型来仿真效果是怎样的？

从学电子开始，就免不了要跟电容打交道。只要涉及滤波、去耦、旁路之类的，就必不可少会用到电容。

记得刚工作的时候，参考老师傅的5V-Buck电路，输出端就是经典的10uF+1uF+100nF的大小容值组合。

当时问带班的师傅，为啥这样组合？他给出的解释是：大电容在稳压的同时，还滤除低频干扰，小电容滤除高频干扰。

然后我又百度找了一下资料，大部分也是这样的回复：小电容滤掉频率比较高的信号，通过的信号的频率就是在这两个电容滤掉之间那一段。

大电容是电解电容，有极性，对交流电不起作用，对不平滑的直流电滤波，使之趋于平滑。小电容是无极电容，是滤除交流高频杂波。

这些看起来都是很有道理的，毕竟从电容的容抗特性来看，这种解释是很有对的。旁路就是在信号源出增加一个低阻抗路径，将瞬态能量分量到地的做法。

但是，随着工作经验的累积，我觉得这种简单的大小电容容值的并联，有时候不仅起不到滤波的作用，反而会带来一些负面的影响。

尤其是系统速度增加时，适用于与较低的系统速度和较慢的逻辑要求设计的电路，使用不同容值的并联做法会带来一些问题，比如增加RFI/EMI的问题、降低噪声容限等等。

因为电容的实际模型是R-L-C的串并联组合，基于这种实际电容模型，就知道电容的阻抗曲线是有谐振点，这在电容的Datasheet的手册上面也能获取。

 

既然电容存在谐振点，那么对于不同容值的电容组合，就容易产生如下图所示的反谐振。这样不仅对滤波没有帮助，反而会带来坏处。

   

所以，在实际电路设计中，还是尽可能选用一个电容值。即使需要多个不同容值的电容并联，也需要根据电容的谐振特性选择，从而匹配滤除噪声的频率特性。  

电容在EMI的调试中经常使用，下图是调试一个5V-Buck电路中测试到的频谱图，频谱仪的底噪是38dbuV左右的。

很明显，在280MHz附近有一个尖峰59dbuV，噪声的幅值是1mV，需要滤除。一般的做法是，在电源的输入线对地并联一个3.3nF左右的电容，对于f=280MHz，   其阻抗Zc=1/(2*pai*f*c)=1.7Ω，同时参考电容的阻抗曲线，选择谐振点在280MHz附件，形成一个低阻抗通路，所以应该是有效果的。

   

通过增加了一个3.3nF电容，280MHz附近的尖峰41dbuV，噪声的幅值是0.1mV对于f=280MHz的幅值从59dbuV降低到41dbuV，降低了18dbuV，这个说明改进是有效果的。  

 

电容滤除noise signal，一般就是RC低通滤波器的形式实现，但是在选型3.3nF的电容时候，并没有电阻R，我的理解是，噪声源的内阻充当了电阻R，如果噪声源的内阻很小，选型3.3nF的电容也不起作用。   下图是以理想电容模型仿真，可以看到，当内阻很小的时候，即使滤波电容的容抗很小，但是和内阻分压，还是会造成滤波效果差。  

所以，在EMI改进的时候，即使选择电容的谐振点是滤除噪声的频带，其滤除效果依然不怎么好。这个时候，应该要对噪声源的源内阻做一些分析。

     

上图是使用理想电容模型做分析，那么如果用实际电容模型来仿真，效果又是怎样的？  

如下图所示，显然，从仿真结果来看，实际电容模型和理想电容模型差距是巨大的，有相同点，也有不同点。

     

相同点：噪声源的源内阻越大，幅频曲线衰减越多。  

不同点：幅频曲线不是以20dB/10dec持续滚降。这也就是说实际电容模型不是单极点模型。这是由于电容存在ESR，在高频会提供一个零点，所以在高频出，幅频曲线不会再滚降的。

在这个EMI的改进过程中，很巧的是加一个3.3nF电容，就将280MHz的噪声幅值降低了，可能这个噪声源的源阻抗有10Ω左右，因此可以在280MHz有一个20dB的衰减。  

需要说明一点，关于噪声源的源阻抗是自己的一个理解，也不一定正确。对此，欢迎大家在文末留言，一起交流讨论。  

由于280MHz的噪声幅值是41dbuV，还没有达到底噪的38dbuV，还有一个细小的凸包。更换一个不同阻抗曲线的电容，应该可以得到改进。

但是，在电源线加一个电感，组成LC二阶滤波器，以40dB/10dec的滚降斜率，滤波效果会更好的：

   

通过仿真的结果来看，确实在280MHz的频率出，幅频曲线是-45dB，相对RC的一阶滤波器的-24dB，提高了20dB的衰减。

这个看来在EMI的改进中，仅仅依靠电容完全滤除噪声有些难度，所以需要加上共模电感，磁珠之类的磁性元件才有效果的。

EMI的改进需要使用频谱仪边测试边分析，找出是电场干扰还是磁场干扰，相应的添加元件，才能见效快的。   







审核编辑：刘清