IF/RF数据转换器中的数字信号处理

为了满足智能手机功能不断增长的数据需求，现代数字移动通信系统的基础设施架构必须不断发展，以适应更宽的带宽和更快的数据转换。目前在数据转换架构中用于实现更快数据速率的功能处理模块是数字IF处理、DDC（数字下变频器）和DUC（数字上变频器）。这些数字功能可以在DSP和FPGA中实现，一些大公司也建立了自己的数字IF处理ASIC。ADI正在将越来越多的此类数字IF处理模块集成到高速转换器IC中，从而显著减轻设计工作，并节省系统成本和功耗。本文探讨了ADI中频和RF转换器中的集成DDC和DUC通道，并解释了它们在实际应用中的工作原理。

高速转换器是现代无线基站系统的关键功能之一。越来越多的此类转换器集成了复杂的数字信号处理模块，以简化FPGA在系统设计中的工作。转换器中的数字信号处理模块为系统设计提供了宝贵的优势，但许多工程师仍未广泛了解这些优势。本文有望清晰地介绍数据转换器中的DDC和DUC功能，并使系统设计人员能够充分利用ADI转换器为收发器架构提供的优势。请注意，本文将重点介绍ADC和DAC中的数字处理模块，因此在某些描述中将发送器和接收器模块组合在一起。如果引起混淆，请省略信号流方向。

在现代数字移动通信系统中，发射和接收路径（包括下文描述中的观察接收路径）可以根据信号的特性分为三个主要级：RF级、模拟IF级和数字IF级。

图1显示了典型发射器和接收器的框图。

图1.发射器或接收器的典型框图。

RF级处理RF信号，通常包括当前LTE标准中700 MHz至3.8 GHz的信号频率范围。

在混频器、调制器或解调器（均为移频级）之后，RF信号将转移到直流附近的较低频率，低于300 MHz。从数据转换器到混频器，过程模块包括转换器（ADC或DAC）、模拟滤波器和IF放大器。我们将该级称为模拟IF级。

在转换器之后，实际上，在转换器的量化器部分之后，信号变为数字信号，与随后的FPGA或ASIC一起，我们称之为数字IF级。此阶段中单个数字信号处理模块的常用术语是用于 T 的 DUC（数字上变频器）。x路径和 R 的 DDC（数字下变频器）x路径。

一个例外是直接RF架构，其中数据转换器直接对RF信号进行采样，因此模拟IF级将被省略，信号链将仅由RF级和数字IF级组成。

典型的DDC模块包括载波选择、频率下变频器、滤波器和抽取器。这些功能块按顺序工作或可以分别旁路，最终根据以下FPGA或ASIC的要求以较低的采样率生成直流复数信号或真实信号。

典型的 DUC 模块包括插值、滤波器、上变频器和载波合路器。DUC 将直接在直流、中频或射频上生成复杂信号，具体取决于系统架构设计。DUC 处理几乎与 DDC 的处理相反。

为了提高灵活性，DDC 和 DUC 的多个阶段通常分别级联。独立的DDC和DUC需要并行处理多个载波并将它们组合在一起，然后再输出传输信号或将它们分离到接收信号中。

DDC

在 R 中x链，更高的采样速率是避免信号混叠、轻松模拟滤波器设计以及提供更宽信号频段所必需的。但另一方面，接口上的较低数据速率是首选，以节省FPGA/ASIC的功耗、成本和高速逻辑。转换器的集成DDC将满足以前的要求。

图 2 显示了典型 DDC 的框图。

图2.DDC 框图。

NCO 和混音器

为了从干扰（阻塞器和其他载波）中选择所需的载波，NCO的输出频率与输入IF信号混合，以将所需的载波转换为直流。这将降低后续滤波器和抽取器级的复杂性。

滤波和抽取

在NCO和混频器级之后，低通滤波器用于拾取所需的载波并抑制其他不需要的信号。在滤波器之后，抽取器将数据速率降低两倍，以降低数据速率。为了节省资源并为客户提供灵活性，将半带FIR滤波器和具有两种功能的抽取器组合在一个模块中;块被复制并粘贴到级联三到四个级别。系统设计人员可以根据应用程序选择使用其中的部分或全部。其他数字的抽取也用于提高灵活性，特别是在RF ADC中。

公爵

在 Tx链，有与R相同的要求x链：需要高采样速率以简化滤波器设计，将信号直接置于高IF或RF上，并将镜像推得很远，但接口首选较低的数据速率。转换器的集成 DUC 将满足这些要求。

图3显示了典型DUC的框图。

图3.DUC 框图。

插值和滤波

最简单的数字插值算法称为零填充，这意味着每隔一个样本中插入零。采样率加倍，但图像也生成在 Fs– F如果在所得光谱中。因此，在插值器之后使用滤波台是必要的，以根据应用去除图像或原始载体。如果去掉原始载波，结果是插值和粗调制，Fs/2.

与DDC一样，两个插值和滤波器组合为一个块。然后复制、粘贴和级联三到四个级别，以提高灵活性。其他超过2的插值因子也用于提高灵活性，特别是在RF DAC中。

NCO 和混音器

与DDC中的该模块非常相似，但在功能上相反，DUC中的以下NCO和混频器级用于根据系统架构的要求将载波转换为所需的IF或RF频率。在ZIF架构中，可以绕过该模块以保持载波处于直流状态。

增益、相位、I/Q失调和反正弦

增益、相位调整、I/Q失调和反正弦模块是许多IF/RF DAC的附件。

增益和相位调整，I/Q失调通常协同工作，独立调谐输出信号I/Q通道，补偿不同类型的I/Q失配（由DAC、模拟滤波器和调制器引起），最终从模拟调制器获得具有低LO泄漏和镜像的完美复数信号。

反正弦滤波器补偿由DAC引起的sinc滚降，这会影响平坦度和信号幅度，特别是在高中频或DRF架构的宽带应用中。

总结

在本文中，我们将简要介绍集成在当前IF/RF转换器中的典型DDC和DUC，它们是什么，为什么以及它们如何在信号链中工作。正确理解并正确利用它们将减轻FBGA/ASIC中的资源和代码工作，并节省系统的功耗和成本。可以在以下参考中找到其他详细信息和说明。

审核编辑：郭婷