用于电机控制的Σ-Δ转换

Ʃ-Δ模数转换器广泛用于需要高信号完整性和电气隔离的电机驱动器。虽然Σ-Δ技术本身已广为人知，但转换器的使用方式往往无法释放该技术的全部潜力。本文从应用角度探讨Σ-Δ型ADC，并讨论如何在电机驱动器中获得最佳性能。

介绍

当涉及到三相电机驱动器中的隔离相电流测量时，有几种技术可供选择。图 1 概述了三种常用方法;隔离式传感器（如霍尔效应或电流互感器）与放大器组合，电阻分流器与隔离放大器组合，电阻分流器与隔离 Σ-Δ ADC 组合。

图1.三相电机驱动器的通用电流测量技术。

本文重点介绍性能最高的方法 — Σ-Δ 转换。通常，Σ-Δ型ADC面向需要高信号质量和电气隔离的变频电机驱动器和伺服应用。与ADC一起的是解调和滤波，通常由FIR滤波器（如3RD-订购 sinc 过滤器 （sinc3）。

Σ-Δ ADC具有1位的最低分辨率，但通过过采样、噪声整形、数字滤波和抽取，可以实现非常高的信号质量。Σ-Δ型ADC和sinc滤波器背后的理论已广为人知，并有据可查，1, 2因此，本文将不讨论。相反，重点将放在如何在电机驱动器中获得最佳性能以及如何在控制算法中利用性能。

使用 Σ-Δ 模数转换器测量相电流

当三相电机由开关电压源逆变器供电时，相电流可以看作是两个分量：平均分量和开关分量，如图2所示。顶部信号显示一相电流，中间信号显示逆变器相位臂的高边PWM，下方信号显示来自PWM定时器的采样同步信号，PWM_SYNC。PWM_SYNC在PWM周期的开始和中心置位，因此它与电流和电压纹波波形的中点对齐。为简单起见，假设所有三相都以50%的占空比运行，这意味着电流只有一个上升斜率和一个下降斜率。

图2.相电流在PWM周期的开始和中心假定平均值。

出于控制目的，仅关注电流的平均分量。提取平均分量的最常见方法是对同步到PWM_SYNC的信号进行采样。在这些情况下，电流取其平均值，因此，如果严格控制采样时刻，则采样不足是可能的，而不会受到混叠的影响。

对于传统的逐次逼近（SAR）ADC，采样由专用的采样保持电路完成，从而用户可以严格控制采样时刻。另一方面，Σ-Δ转换是一个连续的采样过程，需要其他方法来提取电流的平均值。为了更好地理解手头的问题，Σ-Δ信号链的高级视图很有帮助，如图3所示。

图3.使用Σ-Δ转换时的信号链。

第一个元素是转换器本身。通过对几MHz的模拟信号进行采样，信号被转换为1位数据流。此外，转换器对量化噪声进行整形并将噪声推到更高的频率。转换器之后是滤波器和抽取形式的解调。滤波器将1位信号转换为多位信号，抽取过程降低更新速率，使其与控制算法的更新速率相匹配。滤波和抽取可以分两个阶段完成，但一种非常常见的方法是使用sinc滤波器，它可以在一个阶段中完成这两个阶段。sinc滤波器可以在FPGA中实现，或者随着过滤器的普及，滤波器也可以是微处理器中的标准外设。3无论 sinc 滤波器是如何实现的，3RD-order （sinc3） 是最受欢迎的变体。

从控制角度来看，ADC是理想的——通常为10 MHz至20 MHz的转换速率在带宽为几kHz的控制环路中引入微不足道的延迟。然而，sinc3滤波器引入了延迟，使得无法谈论一个定义的采样时刻。为了更好地掌握这一点，滤波器在复频域G（z）中的表示很有帮助：

DR 是抽取率，N 是阶数。滤波器是 N 个积分器 （1/（1 – z–1）） 在采样频率和 N 微分器 （1 – z ） 下更新–DR） 在抽取频率（采样频率/DR）处更新。滤波器具有存储器，这意味着电流输出不仅取决于电流输入，还取决于先前的输入和输出。滤波器的行为最好通过绘制滤波器脉冲响应来说明：

其中y是输出序列，x是输入序列，h是系统脉冲响应。由于sinc滤波器是一个线性和时间不变的系统，因此脉冲响应h[n]可用于确定任何时间对任何输入的响应。例如，3RD抽取率为5的阶sinc滤波器如图4所示。

图4.脉冲响应 3RD-订购 sinc3 滤波器，抽取率为 5。

可以看出，滤波器是一个加权和，它为中心的样本赋予更多的权重，而为序列开始/结束时的样本赋予更少的权重。由于相电流的开关分量，必须考虑到这一点，否则反馈将受到混叠的影响。幸运的是，脉冲响应是对称的，这意味着sinc滤波器对中心引脚之前和之后的样本给予相同的权重。此外，相电流的开关分量围绕平均电流点对称。也就是说，如果在平均电流时刻之前采集 x 等间距样本，并将其添加到平均电流时刻之后采集的 x 等间距样本，则开关分量的总和为零。这是通过将脉冲响应的中心引脚与PWM_SYNC脉冲对齐来实现的，如图5所示。

图5.将sinc滤波器脉冲响应与PWM对齐。

为了将脉冲响应与PWM正确对齐，必须知道脉冲响应的长度。脉冲响应中的引脚数为 3RD-顺序过滤器为：

使用此公式，脉冲响应的长度（以秒为单位）可以计算为：

跟tM是调制器时钟的周期。这个时间很重要，因为它告诉样本通过过滤器传播需要多长时间。脉冲响应的中心引脚正好是总滤波器长度的一半，因此样本传播到一半所需的时间必须为：

因此，如果输入采样开始τd读取筛选器中的PWM_SYNC和数据之前τdPWM_SYNC后，对齐将如图 5 所示。采样的开始由调制器时钟的使能/禁用控制。一旦启用，滤波器将与PWM保持同步，无需重新对齐。

控制时序

通过将脉冲响应与PWM_SYNC对齐，可以在没有混叠的情况下测量相电流，但在从滤波器读取数据时必须格外小心。sinc滤波器已启动τd在PWM_SYNC之前，但需要 2 × τd以便数据通过过滤器传播。换句话说，等待至关重要τd在PWM_SYNC之后，从筛选器读取数据之前。只有此时此刻，电流的真实平均值才可用。与基于 SAR 的电流测量相比，这在控制调度方面有所不同，如图 6 所示。

图6.控制算法的调度，（a） 使用 SAR ADC，（b） 使用 Σ-Δ ADC

在SAR情况（a）中，PWM_SYNC脉冲触发ADC进行多次采样和转换。当数据准备好进入控制环路时，将生成中断并开始执行控制环路。在Σ-Δ情况下，等待不是ADC，而是让数据通过sinc滤波器传播。当数据准备就绪时，将生成中断，指示可以执行控制环路。打个比方，SAR ADC的转换时间相当于半个脉冲响应的持续时间。半脉冲响应的长度取决于调制时钟和抽取率。典型配置fM= 20 MHz 和 DR = 100，导致脉冲响应的一半取 τd= 7.4 微秒。虽然比快速SAR ADC略长，但数字具有可比性。

应该注意的是，在典型的控制系统中，PWM定时器的零阶保持效应远远超过脉冲响应的一半，因此sinc滤波器不会对环路时序产生很大影响。

Σ-Δ型ADC对控制性能的影响

利用Σ-Δ型ADC，用户可以在sinc滤波器延迟和输出数据保真度之间自由选择。在高抽取率下，延迟很长，但信号质量很高。在低抽取率下，情况正好相反。在电机控制算法设计方面，这种灵活性是一个优势。通常，算法的某些部分对延迟敏感，但对反馈的准确性不太敏感。该算法的其他部分以较低的动态工作，并受益于准确性，但对延迟不太敏感。例如，图7 （a）显示了传统的比例积分控制器（PI）。4, 5P部分和I部分使用相同的反馈信号工作，这意味着信号必须具有适合两个控制路径的动态。但是，可以拆分P路径和I路径，如图7（b）所示，从此阶段开始，这是图7（c）的一小步，其中P路径和I路径是分开的，并使用具有不同动态特性的反馈信号工作。

图7.PI 控制器实现。（a）常规实现，（b）拆分P路径和I路径，（c）拆分P路径和I路径和拆分反馈。

P部分的任务是抑制快速负载变化和快速速度变化，但精度不是主要关注点。换言之，P部分将受益于具有低抽取率和短延迟的sinc滤波器。I部分的任务是确保稳定准确的稳态性能，这需要高精度。因此，I部分将受益于具有高抽取率和更长延迟的sinc滤波器。这导致了如图 8 所示的实现。

图8.双sinc滤波器和独立的P路径和电流控制器的I路径。

电机相电流由传感器（分流器）测量，并通过馈送到Σ-Δ ADC的抗混叠滤波器测量。然后将 1 位数据流输入到两个 sinc滤波器中，一个针对 P 控制器调谐，另一个针对 I 控制器调谐。在图 8 中，为简单起见，省略了 Clark 和 Park 变换。但是，电流控制是在旋转的dq帧中完成的。

为了评估将电流反馈分成两条路径的影响，对闭环进行了稳定性分析。对于传统的Z域分析，sinc滤波器带来了问题。它引入了延迟，对于任何实际抽取率，延迟小于一个采样周期。例如，如果系统以 f 运行西 南部= 10 kHz，滤波器的延迟将小于100 μs。从控制环路的角度来看，sinc模块是一个分数延迟滤波器。为了模拟分数延迟，sinc滤波器由全通滤波器近似。在较低频率（最高约为奈奎斯特频率的一半）下，近似值是准确的，但在较高频率下，与理想滤波器存在一些偏差。但是，这里的目的是了解双反馈如何影响环路稳定性，为此，近似值可以很好地发挥作用。

为了进行比较，图9 （a）显示了在反馈路径中仅使用一个sinc滤波器（无双反馈）时的闭环幅度响应。开关频率fsw为10 kHz，将奈奎斯特频率设置为5 kHz。利用这些系统参数，绘制sinc滤波器组延迟范围为0 μs至80 μs的闭环响应。请注意，群延迟与抽取率直接相关。正如预期的那样，低抽取率和群延迟对闭环稳定性影响不大，但随着延迟的增加，系统的阻尼越来越小。

图9.双反馈对电流控制性能的影响，（a）P控制器和I控制器使用共享sinc滤波器，（b）P控制器和I控制器使用单独的sinc滤波器。

现在，当将P控制器和I控制器的反馈分成单独的路径时，得到图9（b）。在这种情况下，P控制器的sinc滤波器的抽取率固定为10 μs的群延迟。只有I控制器的抽取率是变化的。

如图9 （b）所示，增加I控制器的延迟对闭环稳定性的影响很小。如前所述，这些特性可用于提高环路的动态和稳态性能。

在本文中，使用拆分反馈的算法是PI控制器。然而，这只是一个例子，大多数控制系统都有几种算法，可以根据动态和精度要求调整反馈。一些例子是PID控制器的磁通观察器、前馈控制器和差分部分。

过滤技术

滤波器具有有限的衰减，打开/关闭逆变器IGBT产生的一些开关噪声将通过滤波器。本节将探讨一种有助于消除电流反馈中的开关噪声的技术。

如果电机由使用标准空间矢量调制（SVPWM）的电压源逆变器驱动6） 相电流的噪声频谱将以开关频率的整数倍为中心的边带来表征。例如，如果使用10 kHz开关频率，则n×10 kHz附近会出现高水平的噪声，n为整数。典型光谱如图10中的绿色曲线所示。这些边带会在电流反馈中引入噪声，因此需要有效衰减。

图 10.相电流的功率谱（绿色）以及sinc滤波器幅度响应（紫色）。

sinc滤波器的极点/零点的位置由抽取率和调制频率决定。这意味着用户可以自由调整滤波器的频率响应，以最适合应用。幅度响应为 3RD-阶sinc滤波器如图10中的紫色曲线所示。正如预期的那样，幅度在较高频率下逐渐消失，但幅度在衰减接近无穷大的地方也具有特征陷波。陷波的频率由调制器时钟和抽取率决定：

如果将陷波置于与相电流频谱边带相同的频率，则逆变器开关噪声会非常有效地衰减。例如，考虑逆变器开关频率f西 南部为 10 kHz，ADC 调制器时钟fM为 8 MHz，抽取率 DR 为 800。这使陷波频率为n×10 kHz，响应如图10所示。注意每个边带是如何衰减一个陷波的。

sinc滤波器的某些硬件实现不支持足够高的抽取率，无法在PWM频率周围放置一个极点/零点。此外，与如此高的抽取率相关的滤波器群延迟可能是不可接受的。在图10中使用的示例中，抽取率为800，调制频率为8 MHz，延迟为150 μs。

另一种方法是让sinc滤波器以较低的抽取率运行，然后在软件中对数据进行后处理。仍然假设 f西 南部= 10 kHz 和fM为8 MHz，一种可能的方法是让硬件sinc滤波器以200的抽取率运行，从而获得8 MHz的数据速率，200为40 kHz。现在，该数据速率对于电机控制算法来说太高了，因此可以引入一个SW滤波器，将数据速率降至10 kHz。此类筛选器的一个示例是 1圣-订购抽取率为 4 的 sinc 滤波器（实际上是超过 4 个样本的移动平均值）。此配置如图 11 所示。

图 11.结合硬件和SW sinc滤波器。

由于硬件滤波器以高于控制算法所需的速率输出数据，因此SW滤波器对信号增加的延迟很小，远低于直接使用硬件滤波器抽取到控制算法更新速率的情况。此外，sinc1滤波器仍然在相电流频谱的所有边带上放置一个陷波。因此，高度衰减逆变器开关噪声的好处仍然存在。

滤波技术可以与分离反馈路径结合使用。由于硬件和SW sinc滤波器的组合提供了非常高的衰减，但为电流反馈增加了一些相位，因此该技术最适合I路径。

实施和测试

本文中描述的概念已在ADI公司的400 V电机控制平台上实现和验证，见图12。电源板具有通用 110 V交流/230 V交流输入电压，升压功率因数校正，额定连续 5 ARMS 的 3 相 IGBT 逆变器。电机是科尔摩根AKM22 3相永磁伺服电机，带有增量编码器反馈。用于电流反馈的Σ-Δ型ADC为AD7403。Σ-Δ型ADC直接与处理器ADSP-CM408接口，该处理器内置sinc滤波器，支持本文所述的测量技术。有关详细信息，请参阅。7

图 12.用于评估的硬件平台。

结论

尽管缺乏定义的采样瞬时，但Σ-Δ转换可用于测量电机电流，而不会产生混叠效应。所描述的技术可将sinc滤波器脉冲响应与PWM信号正确对齐。

以PI控制器为例，可以调整并行sinc滤波器以匹配控制算法的要求。结果是提高了带宽和稳态性能。

最后，讨论了如何仔细定位sinc滤波器零点有助于消除电流反馈中的开关噪声。所有概念都在驱动永磁电机的400 V逆变器上实现和验证。

审核编辑：郭婷